Makefile升级

在上一篇文章中写了一个简单的Makefile，应付一个c文件足够了，但用于编译更多的实例时发现扩展性并不好。于是参考了书对应源代码的Makefile写法，做了小小的升级，升级后的Makefile长成这样：

#变量定义，变量的引用以$(variable)的形式
ROOT=/usr/local/lib/apue.3e
CC=gcc
CFLAGS=-Wall
LIBAPUE=$(ROOT)/lib/libapue.a
INCLUDE=$(ROOT)/include
PROJS=myls mycp

all:$(PROJS)

#对于我这样的初学者，下面有两个地方是不容易明白的：
#1. Makefile中的通配符用%表示。以%作为target的含义是目标名称不在Makefile中但又不是空的情况。如果为空，则会默认执行第一个target。
#2. $@表示目标名称，所以下面的语句中，如果%=myls，则$@=myls
%: %.c $(INCLUDE)
    $(CC) $@.c -I $(INCLUDE) $(LIBAPUE) -o $@

clean:
    rm -rf *.o myls *.out

需要注意的事项写在注释里了，顿时感觉到了Makefile设计的牛逼之处。