计算机组成原理复习题库（非计算题）

一．单选题

(1) 冯.诺依曼机工作方式的基本特点是（ B ）。

     A．多指令流单数据流  B．按地址访问并顺序执行指令    

C．堆栈操作         D.存储器按内容选择地址

(2) 冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（C）

A. 指令操作码的译码结果     B. 指令和数据的寻址方式

C. 指令周期的不同阶段       D. 指令和数据所在的存储单元-

(3) 目前在小型和微型计算机里最普遍采用的字母与字符编码是( C )。

A．BCD码；  B．十六进制代码； C．ASCII码；D．海明码。

(4) 在计算机中能直接被接受的语言为(  A  )。

      A.机器语言    B.汇编语言   C.高级语言     D.数据库语言

(5) 计算机操作的最小单位时间是( C )。

A．指令周期； B．CPU周期；C．时钟周期； D．中断周期

(6) (  C  )对于实现程序浮动提供了较好的支持。    

A．间接寻址； B．变址寻址；C．相对寻址；D．直接寻址。

(7)计算机中表示地址时，采用（ D ）

A. 原码    B. 补码    C. 反码    D. 无符号数

(8)在规格化的浮点数表示中，保持其他方面不变．将阶码部分的移码表示改为补码表示，将会使数的表示范围( C )

A．增大    B．减小    C．不变    D．以上都不对

(9) 当定点运算发生溢出时，应(  C  )。

A．向左规格化；  B．向右规格化；C．发出出错信息；D．舍入处理。

(10) 在下述有关不恢复余数法何时需恢复余数的说法中，( B )是正确的。

    A．最后一次余数为正时，要恢复一次余数；

B．最后一次余数为负时，要恢复一次余数；

C．最后一次余数为0时，要恢复一次余数；

D．任何时候都不恢复余数。

(11) 下列说法是中（ D ）是错误的.

      A. 符号相同的两个数相减是不会产生溢出的

  B. 符号不同的两个数相加是不会产生溢出的  

C. 逻辑运算是没有进位或借位的运算 

D. 浮点乘除运算需进行对阶操作

(12) 采用规格化的浮点数是为了（ D ）.

      A. 增加数据的表数范围    B. 方便浮点运算  

C. 防止运算时数据溢出    D. 增加数据的表示精度

(13) 浮点数舍入处理的方法除了0舍1入外，还有（ B ）法.

      A. 末位恒置“0”    B. 末位恒置“1”  

C. 末位加1          D. 末位减1

(14) 当定点运算发生溢出时，应（ C ）.

      A. 向左规格化   B. 向右规格化  C. 发出出错信息  D. 舍入处理

(15) 下面尾数（1位符号位）的表示中，不是规格化的尾数的是( D )。

A、010011101（原码）    B、110011110（原码）

C、010111111 （补码）    D、110111001（补码）

(16)若采用双符号位补码运算，运算结果的符号位为10，则（ A ）。

      A．产生了负溢出（下溢）       B．产生了正溢出（上溢）              

      C．运算结果正确，为负数       D．运算结果正确，为正数

(17)浮点数舍入处理的方法除了0舍1入法外，还有（ C ）法。

A 末位恒置“0”     B 末位加1

C 末位恒置“1”    D 末位减1

(18)在浮点数加减法的对阶过程中( D )

A. 将被加(减)数的阶码向加(减)数的阶码看齐

B. 将加(减)数的阶码向被加(减)数的阶码看齐

C. 将较大的阶码向较小的阶码看齐

D. 将较小的阶码向较大的阶码看齐

(19) 变址寻址方式中，操作数的有效地址是( C )。

A．基址寄存器内容加上形式地址（位移量）；

B．程序计数器内容加上形式地址；

C．变址寄存器内容加上形式地址；

D．以上都不对。

(20) 微程序控制器中，机器指令与微指令的关系是(  B  )。

      A. 每条机器指令由一条微指令来执行;

      B. 每一条机器指令由一段微指令编写的微程序来解释执行;

      C. 每一条机器指令组成的程序可由一条微指令来执行;

      D. 一条微指令由若干条机器指令组成。

(21) 在Cache的映射方式中不需要替换策略的是（B）。

      A. 全相联映射方式   B. 直接映射方式 C. 组相联映射方式

(22) 为了便于实现多级中断，保存中断现场最有效的方法是采用（B）。

      A. 通用寄存器    B. 堆栈      C. 存储器      D. 外存 

(23)  若一台计算机的字长为4个字节，则表明（C）。

       A. 能处理的数值最大为4位十进制数     

B. 能处理的数值最多为4位二进制数组成    

C. 在CPU中能作为一个整体处理32位的二进制代码

D. 在CPU中能运算的结果最大为2的32次方

(24)  某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是（ B ）。

A．22位       B．26位     C．25位      D．23位

(25)变址寻址方式中，操作数的有效地址是（ B ）。

      A．基址寄存器内容加上形式地址（位移量）

      B．变址寄存器内容加上形式地址

      C．程序计数器内容加上形式地址     

(26)在微程序控制器中，一条机器指令的功能通常由（B）。

      A．一条微指令实现       B．一段微程序实现

      C．一个指令码实现       D．一个条件码实现 

(27)以某个寄存器的内容为操作数地址的寻址方式称为（ D ）寻址。

      A．寄存器  B．相对   C．基址变址 D．寄存器间接

(28)微程序控制采用( C )。

       A.硬连线逻辑实现    B.组合逻辑电路实现

    C.存储逻辑实现      D.时序电路实现

(29)如果浮点数尾数用补码表示，则判断下列哪一项的运算结果是规格化数 ( C )。

A. 1.11000    B. 0.01110  C. 1.00010    D.  0.01010

(30)若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（C）。

    A 阶符与数符相同为规格化数；

    B 阶符与数符相异为规格化数；

C 数符与尾数小数点后第一位数字相异为规格化数。

(31) 在浮点机中，判断原码规格化形式的原则是 ( B ) 。

A．尾数的符号位与第一数位不同；B．尾数的第一数位为1，数符任意；

C．尾数的符号位与第一数位相同；D．阶符与数符不同。

(32)在浮点机中(  B  )是隐含的。

A. 阶码    B. 基数    C. 尾数    D. 数符

(33) 浮点数的表示范围和精度取决于 (  C  )。

A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；

C．阶码的位数和尾数的位数；  D．阶码的机器数形式和尾数的机器数形式。

(34)周期挪用方式常用于(  D  )方式的输入/输出中。

     A. 中断      B. 程序传送  C. 通道  D. DMA

(35)微型机系统中，主机和高速硬盘进行数据交换一般采用( C )方式。

     A. 程序查询      B．程序中断         C．DMA

(36) I/O编址方式通常可分统一编址和不统一编址， ( B ) 。

     A. 统一编址就是将I/O地址看作是存储器地址的一部分，可用专门的I/O指令对设备进行访问

     B. 不统一编址是指I/O地址和存储器地址是分开的，所以对I/O访问必须有专门的I/O指令

     C. 统一编址是指I/O地址和存储器地址是分开的，所以可用访存指令实现CPU对设备的访问

(37) I/O与主机交换信息的方式中，中断方式的特点是(  B  ) 。

     A．CPU与设备串行工作，传送与主程序串行工作

     B．CPU与设备并行工作，传送与主程序串行工作

     C．CPU与设备并行工作，传送与主程序并行工作

(38)下列叙述中正确的是(  C  )。

     A. 程序中断方式和DMA方式中实现数据传送都需中断请求

     B. 程序中断方式中有中断请求，DMA方式中没有中断请求

     C. 程序中断方式和DMA方式中都有中断请求，但目的不同

(39)硬盘适合于用(  A  )方式实现输入输出操作

     A．DMA       B．中断         C．程序查询

(40) CPU响应中断的时间是(  A  ) 。

     A．一条指令执行结束     B．外设提出中断      C．取指周期结束

(41)主机与I/O设备传送数据时，采用(  C  ) ，CPU的效率最高。

     A. 程序查询方式     B．中断方式         C．DMA方式

(42) 至今为止，计算机中的所有信息仍以二进制方式表示，是因为(  C   )。

     A. 节约元件；              B. 运算速度快；

C. 物理器件的性能决定 ；   D 信息处理方便；

(43)计算机的存储器采用分级方式是为了(  D  )。

     A. 减少主机箱的体积    B. 保存大量数据方便 

     C. 操作方便            D. 解决CPU和内存之间的速度匹配问题

(44)计算机的存储器采用分级方式是为了(C )。

A、方便编程            B、解决容量、速度、价格三者之间的矛盾

C、保存大量数据方便    D、操作方便

(45)主存储器是计算机系统的记忆设备，它主要用来(  C   ).

   A. 存放数据    B. 存放程序   C. 存放数据和程序   D. 存放微程序

(46) 寄存器间接寻找方式中，操作数处在( D ).

    A. 通用寄存器    B. 程序计数器  C. 堆栈   D. 主存单元

(47) 指令系统采用不同寻址方式的目的是(  B   ).

    A. 实现存贮程序和程序控制；

    B. 缩短指令长度，扩大寻址空间，提高编程灵活性；。

    C. 可直接访问外存；

D. 提供扩展操作码的可能并降低指令译码的难度；

(48)计算机中的ALU属于(  A  )部件。

     A. 运算器   B.控制器    C. 寄存器   D.译码器

(49)在CPU中跟踪指令后继地址的寄存器是（ B ）。

     A.主存地址寄存器  B.程序计数器  C.指令寄存器  D.状态条件寄存器

(50) 系统总线地址的功能是（ D  ）。

     A.选择主存单元地址；   B.选择进行信息传输的设备；

     C.选择外存地址；       D. 指定主存和I / O设备接口电路的地址；

(51)在定点二进制运算器中，减法运算一般通过(  D  )来实现。

    A.原码运算的二进制减法器  B.  补码运算的二进制减法器

    C.原码运算的十进制加法器  D.  补码运算的二进制加法器

(52) 主存贮器和CPU之间增加Cache的目的是(  A  )。

     A.解决CPU和主存之间的速度匹配问题

     B.扩大主存贮器容量

     C.扩大CPU中通用寄存器的数量

D. 既扩大主存贮器容量，又扩大CPU中通用寄存器的数量

(53) 以硬连线方式构成的控制器也称(  A  )。

     A.组合逻辑性控制器       B.微程序控制器

     C.存储逻辑性控制器       D.运算器

(54) 在单级中断系统中，CPU一旦响应中断，则立即关闭(  C    )标志，以防本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。

     A．中断允许    B.  中断请求     C.  中断屏蔽    D. 中断保护

(55)存放要执行指令的寄存器是(  D  ) 。

A．MAR；   B．PC；    C．MDR；    D．IR。

(56) 在CPU的寄存器中，(  B  )对用户是完全透明的。

A．程序计数器；  B．指令寄存器；  C．状态寄存器；D．通用寄存器。

(57) 微程序放在( B )中。

A．存储器控制器；B．控制存储器；C．主存储器；D．Cache

(58) 垂直型微指令的特点是(  C  )。

A．微指令格式垂直表示；   B．控制信号经过编码产生；

C．采用微操作码；         D．采用微指令码。

(59) 指令寄存器的位数取决于（ B ）。

      A．存储器的容量；B．指令字长；C．机器字长；D．存储字长

(60) 总线从设备是( C )。

       A.掌握总线控制权的设备        B.申请作为从设备的设备

C.被主设备访问的设备          D.总线裁决部件。

(61)在计算机中，存放微指令的控制存储器隶属于（ B ）。

     A．高速缓存     B．CPU     C．内存储器     D．外存。

(62) 设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是（ B ）。

      A．224        B．223        C．222     D．221。

(63) 在虚拟存贮器中，当程序正在执行时，由(  D  )完成地址映射。

     A. 程序员    B. 编译器    C.装入程序    D. 操作系统

(64) 常用的虚拟存储器寻址系统由( B )两级存储器组成。

     A．Cache－主存；  B主存－辅存；  C．Cache－辅存；D．主存—硬盘

(65) 一个16K×32位的存储器，其地址线和数据线的总和是 (  B  ) 。

A．48；    B．46；    C．36；   D．32．

(66)某计算机字长是32位，存储器容量是256KB，按字编址，它的寻址范围是（ B ）。

         A.128K     B.64K       C. 64KB   

(67)．存储单元是指(  B  )。

A．存放一个字节的所有存储元集合  B．存放一个存储字的所有存储元集合

C．存放一个二进制信息位的存储元集合  D．存放一条指令的存储元集合。

(68) 某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是(  A  )。

A．512K；   B．1M；   C．512KB；   D．1MB

 (69) 主存和CPU之间增加Cache目的是( A )。

      A．解决CPU和主存之间的速度匹配问题；     B．扩大主存容量；

C．既扩大主存容量，又提高了存取速度；       D．扩大辅存容量。

(70) Cache地址映象中，若主存中任一块均可映射到Cache内任一块位置上，称作(  B  )。

A．直接映象；    B．全相联映象；   C．组相联映象。

(71)采用虚拟存储器的主要目的是(  B  )

A.提高主存储器的存取速度          B.扩大主存储器的存储空间

C.提高外存储器的存取速度          D.扩大外存储器的存储空间

(72) 虚拟段页式存储管理方案的特性为( D ) 。

A.空间浪费大、存储共享不易、存储保护容易、不能动态连接。

B.空间浪费小、存储共享容易、存储保护不易、不能动态连接。

C.空间浪费大、存储共享不易、存储保护容易、能动态连接。

D.空间浪费小、存储共享容易、存储保护容易、能动态连接。

(73) 下述有关存储器的描述中，正确的是(  B  ) 。

A. 多级存储体系由Cache、主存和虚拟存储器构成。

B. 存储保护的目的是：在多用户环境中，既要防止一个用户程序出错而破坏系统软件或其它用户程序，又要防止用户访问不是分配给他的主存区，以达到数据安全与保密的要求。

C. 在虚拟存储器中，外存和主存以相同的方式工作，因此允许程序员用比主存空间大得多的外存空间编程。

D. Cache和虚拟存储器这两种存储器管理策略只有Cache利用了程序的局部性原理。

(74)下列说法正确的是(  D  ) 。

A.多体交叉存储器主要解决扩充容量问题

B.Cache 与主存统一编址，Cache 的地址空间是主存空间的一部分

C.主存都是由易失性的随机读写存储器构成

D.Cache 的功能全部由硬件完成

(75) 已知单个存储体的存储周期为110ns，总线传输周期为10ns，则当采用低位交叉编址的多模块存储器时，存储体数应（ D  ）。

A、小于11    B、等于11    C、大于11    D、大于或等于11

(76) 指令寄存器的位数取决于（ B ）。

     A．存储器的容量；B．指令字长；C．机器字长；D．存储字长

(77) 总线的异步通信方式（ A ）。

A．不采用时钟信号，只采用握手信号；

B．既采用时钟信号，又采用握手信号；

C．既不采用时钟信号，又不采用握手信号；

D．采用时钟信号，不采用握手信号。

(78) 在磁盘存储器中，查找时间是（ A ）。

      A．使磁头移动到要找的柱面上所需的时间；

B．在磁道上找到要找的扇区所需的时间；

C．在扇区中找到要找的数据所需的时间。

D．以上都不对。

(79) 在控制器的控制信号中，相容的信号是（ C ）的信号。

      A．可以相互替代；     B．可以相继出现；

C．可以同时出现；     D．不可以同时出现。

(80) 在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于（ A ）。

      A．同步控制；B．异步控制；C．联合控制；D．局部控制。

(81) 同步控制是（C）。

      A．只适用于CPU控制的方式      B．只适用于外围设备控制的方式

      C．由统一时序信号控制的方式     D．所有指令控制时间都相同的方式

(82) 微指令操作控制字段的每一位代表一个控制信号，这种微程序控制（编码）方式是(  A  )。

      A．直接控制法； B．最短编码法；  C．字段直接编译法。 D．字段间接编译法

(83) 下列关于RISC的叙述中，错误的是（ D  ）

A.  RISC大多数指令在一个时钟周期内完成

B.  RISC 的内部通用寄存器数量相对CISC多

C.  RISC的指令数、寻址方式和指令格式种类相对CISC少

D.  RISC普遍采用微程序控制器

(84) 相对于微程序控制器，硬布线控制器的特定是（ D  ）

A.  指令执行速度慢，指令功能的修改和扩展容易

B.  指令执行速度慢，指令功能的修改和扩展难

C.  指令执行速度快，指令功能的修改和扩展容易

D.  指令执行速度快，指令功能的修改和扩展难

(85) 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元，如果进栈操作的动作顺序是(SP) – 1 → SP，(A) → MSP，那么出栈操作的动作顺序应为 (  A  )。

    A．(MSP) → A，(SP) + 1 → SP；  B．(SP) + l → SP，(MSP) → A；

C．(SP) – 1 → SP，(MSP) → A；  D．以上都不对。

(86) 通道程序是由(  B  )组成。

A．I/O指令；       B．通道控制字（或称通道指令）；

C．通道状态字；    D．微程序。

(87) 以下叙述中(  B  )是错误的。

A．取指令操作是控制器固有的功能，不需要在操作码控制下完成；

B．所有指令的取指令操作都是相同的；

C．在指令长度相同的情况下，所有指令的取指操作都是相同的；

D．一条指令包含取指、分析、执行三个阶段。

(88) 下列选项中，能引起外部中断的事件（ A ）

A. 键盘输入     B. 除数为0    C. 浮点运算下溢  D. 访存缺页

(89) CPU通过(  B  )启动通道。

A．执行通道命令；B．执行I/O指令；C．发出中断请求；D．程序查询。

(90) 总线中地址线的作用是(  C  ) 。

A．只用于选择存储器单元；       B．由设备向主机提供地址；

C．用于选择指定存储器单元和I/O设备接口电路的地址；

D．即传送地址又传送数据。

(91) DMA方式的接口电路中有程序中断部件，其作用是(  C  ) 。

A．实现数据传送；          B．向CPU提出总线使用权；

C．向CPU提出传输结束；   D．发中断请求。

(92) DMA访问主存时，向CPU发出请求，获得总线使用权时再进行访存，这种情况称作( B )。

        A．停止CPU访问主存；         B．周期挪用；

C．DMA与CPU交替访问；      D．DMA

(93) CPU响应中断的时间是( B )。

A．中断源提出请求；       B．执行周期结束；

C．取指周期结束；         D．间址周期结束

(94)向量中断是（ C ）。

     A．外设提出中断；

     B．由硬件形成中断服务程序入口地址；

     C．由硬件形成向量地址，再由向量地址找到中断服务程序入口地址

(95)隐指令是指（ D ）。

A．操作数隐含在操作码中的指令；

B．在一个机器周期里完成全部操作的指令；

      C．指令系统中已有的指令；

      D．指令系统中没有的指令。

(96)在中断周期中，由（ D ）将允许中断触发器置“0”。

      A．关中断指令；B．机器指令；C．开中断指令；D．中断隐指令。

(97)主机与设备传送数据时，采用( A )，主机与设备是串行工作的。

A．程序查询方式；  B．中断方式；   C．DMA方式；  D．通道

(98)采用DMA方式传送数据时，每传送一个数据要占用（ D ）的时间。

      A.一个指令周期 B.一个机器周期 C.一个时钟周期 D.一个存储周期

(99)  通道对CPU的请求形式是（ B ）.

      A. 自陷   B. 中断  C. 通道命令  D. I/O指令

(99)  DMA接口（ B ）.

A. 可用于主存与主存之间的数据交换 

    B. 内有中断机制   C. 内有中断机制，可以处理异常情况

(100)  以下叙述(  A  )是错误的。

A．一个更高级的中断请求一定可以中断另一个中断处理程序的执行；

B．DMA和CPU必须分时使用总线；

C．DMA的数据传送不需CPU控制；

D．DMA中有中断机制。  

(101)下列叙述中是正确的( C  )。

A．程序中断方式中有中断请求，DMA方式中没有中断请求；

B．程序中断方式和DMA方式中实现数据传送都需中断请求；

C．程序中断方式和DMA方式中都有中断请求，但目的不同；

D．DMA要等到指令周期结束时才进行周期窃取。

(102) 总线通信中的同步控制是( B )。 

A．只适合于CPU控制的方式；         B．由统一时序控制的方式；

C．只适合于外围设备控制的方式；      D．只适合于主存

(103)在中断接口电路中，向量地址可通过（ B ） 送至CPU。

     A．地址线     B．数据线     C．控制线     D．状态线。

(104)计算机使用总线结构便于增减外设,同时(  C  )。

A、减少了信息传输量         B、提高了信息的传输速度

C、减少了信息传输线的条数   D、上述各项均不对

(105)计算机使用总线结构的主要优点是便于实现积木化,缺点是(  C  )。

A、地址信息、数据信息和控制信息不能同时出现         

B、地址信息与数据信息不能同时出现

C、两种信息源的代码在总线中不能同时传送         

D、上述各项均不对

(106)总线中地址线的作用是 (  C   )。

A、只用于选择存储器单元   B、由设备向主机提供地址

C、用于选择指定存储器单元和I/O设备接口电路的地址

D、上述各项均不对

(107)所谓三总线结构的计算机是指(  C  )。

A、地址线、数据线和控制线三组传输线

B、I/O总线、主存总线和DMA总线三组传输线

C、I/O总线、主存总线和系统总线三组传输线

D、上述各项均不对

(108)总线复用方式可以(  C  )。

A、提高总线的传输带宽      B、增加总线的功能

C、减少总线中信号线的数量    D、上述各项均不对

(109)下列陈述中正确的是 ( D ) 。

A、在DMA周期内，CPU不能执行程序;

B、中断发生时，CPU首先执行入栈指令将程序计数器内容保护起来;

C、DMA传送方式中，DMA控制器每传送一个数据就窃取一个指令周期;

D、输入输出操作的最终目的是要实现CPU与外设之间的数据传输.

(110) 常用的虚拟存贮系统由(  A  )两级存贮器组成，其中辅存是大容量的磁表面存贮器。

A.主存-辅存   B.快存-主存   C.快存-辅存   D.通用寄存器-主存

(111) 为确定下一条微指令的地址，通常采用断定方式，其基本思想是( C )。

A.用程序计数器PC来产生后继微指令地址

B.用微程序计数器μPC来产生后继微指令地址

C.通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址

D.通过指令中指定一个专门字段来控制产生后继微指令地址

(112)动态RAM比起静态RAM的主要优点是(  C  )。

     A.速度快 B. 数据不易丢失  C. 存储密度高    D. 控制简单

(113) 微程序控制器中，“存储逻辑”是指将控制逻辑存储在 (  A  ) 中。

     A. ROM          B. RAM              C. PLA        D. Cache

(114)下列哪种指令不属于程序控制指令是(  C  )。

A. 无条件转移指令             B. 条件转移指令

C. 中断指令                   D. 循环指令

(115) 指令系统中采用不同寻址方式的目的主要是(  B  )。

A. 实现存储程序的程序控制

B. 缩短指令长度，扩大寻址空间，提高编程灵活性

C. 可以直接访问外存

D. 提供扩展操作码的可能并降低指令译码难度

(116)一个节拍信号的宽度是指(  C  )

      A．指令周期；  B．机器周期； C．时钟周期； D．存储周期。

(117) 不同的信号共用一组信号线,分时传送,这种总线传输方式是(  C  )。

A、并发    B、并行    C、复用    D、上述各项均不对

(118)在单总线结构的CPU中，连接在总线上的多个部件(  B  )。

   A．某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据；

B．某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；

C．可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；

D．可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。

(119)系统总线中的数据线、地址线和控制线是根据（  C ）来划分的。

     A. 总线所处的位置    B. 总线的传输方向   C. 总线的传输内容

(120) 若某存储器容量为32K×16位，则（ C ）。

       A．地址线为16根，数据线为32根  

B. 地址线为32根，数据线为16根  

 C. 地址线为15根，数据线为16根

(121)程序员编程所用的地址为（ A ）。

      A.逻辑地址       B.物理地址      C. 真实地址   

(122) 在下列因素中，与Cache命中率无关的是（ C ）。

       A．Cache块的大小   B. Cache的容量    C. 主存的存取时间

(123) 采用指令Cache与数据Cache 分离的主要目的是（ D ）

A. 降低 Cache 缺失损失    B. 提高 Cache 命中率

    C. 降低 CPU平均访存时间   D. 减少指令流水线资源冲突

(124)在程序的执行过程中，Cache与主存的地址映象是由(  D   )。 

A．程序员调度的；                       B．操作系统管理的；

C．由程序员和操作系统共同协调完成的；   D．硬件自动完成的。

(125)虚拟存贮器常用地址映象方式是(  B  )。

     A. 组相联    B. 全相联     C. 直接映象     D. 相联

(126)在定点补码运算中，若采用双符号位，当（  B ）时表示结果溢出.

A. 双符号位相同          B. 双符号位不同

C. 两个正数相加         D. 两个负数相加

(127) 中断向量可提供（ C ）

A. 被选中设备的地址           B. 传送数据的起始地址  

C. 中断服务程序入口地址       D. 主程序的断点地址

(128) 某机器有四级中断向量，优先级从高到低1→2→3→4,若将优先级顺序修改，改后1级中断的屏蔽字为1011,2级中断的屏蔽字为1111,3级中断的屏蔽字为0011,4级中断的屏蔽字为0001，则修改后的优先顺序从高到低为（ C ）

A. 3→2→1→4                    B. 1→3→4→2

C. 2→1→3→4                    D. 4→2→1→3

(129) 设寄存器内容为10000000，若它等于0，则为（ D ）

A. 原码   B. 补码  C. 反码  D. 移码

(130)在浮点机器中，判断原码规格化形式的原则是（ A ）

A. 尾数第一位数为1，数符号任意   B. 尾数的符号位与第一位相同

C. 尾数的符号位与第一位不同      D. 阶符和数符不同

(131) 计算机中表示地址时，采用（ D ）

A. 原码   B. 补码    C. 反码    D. 无符号数

(132) 某容量为256M的存储器有若干4M ×8位的DRAM 芯片构成，该DRAM芯片的地址引脚和数据引脚总数是（ D ）

A. 22   B. 30    C. 36    D. 19

(133)某存储器容量为64KB,按字节编址，地址4000H~5FFFH为ROM区，其余为RAM区 ，若采用8K ×4位的SRAM芯片进行设计，则需要该芯片的数量为（ C ）

A. 7   B. 8    C. 14    D. 16

(134) 某计算机采用微程序控制器，共有32条指令，公共取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定方式(下址字段法)确定下条微指令地址，则微指令中下地址字段位数至少是（ C ）

A. 5    B. 6    C. 8    D. 9

(135)某计算机主存按字节编址，由4个64M ×8位的DRAM芯片采用交叉编址方式构成，并与宽度为32位的存储总线相连，主存每次最多读写32位数据。若double 型变量x 的主存地址为 804001BH,则读取 x 需要的存储周期数是（C）

A. 1    B. 2    C. 3    D. 4

(136)某计算机的Cache共有16块，采用2路组相联映射方式。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到Cache组号是（ C ）

A. 0     B. 2    C. 4      D. 6

(137)某计算机主存容量为64KB，其中ROM 区为4KB ，其余为RAM 区，按字节编址。现要用2K×8 位的ROM 芯片和4K×4 位的RAM 芯片来设计该存储器，则需要上述规格的ROM 芯片数和RAM 芯片数分别是（D）

A. 1、15     B. 2、15    C. 1、30      D. 2 、30

(138)某机器字长为16 位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC 自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是 。（C）

A. 2006H     B. 2007H    C. 2008H      D. 2009H

(139) 假设某计算机的存储系统由chache和主存组成。某程序执行过程中访存1000次，其中访问chache缺失50次，则chache的命中率是 （D ）

A. 5%     B. 9.5%    C. 50%      D. 95%

(140) 假定用若干个2K×4位芯片组成一个8K×8位存储器，则地址0B1FH所在芯片的最小地址是（ D ）

A. 0000H     B. 0600H    C. 0700H   D. 0800H

(141)某计算机的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接编码法，共用33个微命令，构成5个互斥类，分别包含7、3、12、5和6个微命令，则操作控制字段至少有（ C ）

A. 5位      B. 6位     C. 15位    D. 33位

(142)某主存地址空间大小为 256  MB，按字节编址。虚拟地址空间大小为 4 GB，采用页式管理，页面大小为 4KB，TLB（快表）采用全相联映射，有 4 个页表项，内容如下表所示。

有效位	标记	页框号	……
0	FF180H	0002H	……
1	3FFF1H	0035H	……
0	02FF3H	0351H	……
1	03FFFH	0153H	……

则对虚拟地址 03FF F180H 进行虚实地址变换的结果是（ A ）

A.  015 3180H     B. 003 5180H       C. TLB 缺失      D. 缺页

(143)若片选地址为111时，选定某一32K×16的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为（  B ）。

A、00000H，01000H    B、38000H，3FFFFH

C、3800H，3FFFH     D、0000H，0100H

(144)有效容量为128KB的Cache，每块16字节，采用8路组相联，字节地址为1234567H的单元调入该Cache，则其Tag应为（ C ）。

A、1234H    B、2468H    C、048DH    D、12345H

(145)某存储系统中，主存容量是Cache容量的4096倍，Cache被分为64个块，当主存地址和Cache地址采用直接映射方式时，地址映射表的大小就为（ D ）。（假设不考虑一致维护和替换算法位）

A、6×4097bit    B、64×12bit

C、6×4096bit    D、64×13bit

(146)（ A  ）可区分存储器单元中存放的是指令还是数据。

A.  控制器     B. 运算器       C. 存储器      D. 数据通路

(147) 在Cache中，常用的替换策略有随机法(RAND)、先进先出法(FIFO)、近期最少使用法(LRU),其中与局部性原理有关的是(  C  )

A.  随机法(RAND)          B. 先进先出法(FIFO)

C. 近期最少使用法(LRU)     D. 都不是

(148) 某32位计算机的Cache容量为16KB,Cache行的大小为16B,若主存与Cache地址映象采用直接映象方式，则主存地址为0x1234E8F8单元装入Cache的地址是(  C  )

A.  00010001001101          B. 01000100011010

C. 10100011111000           D. 11010011101000

(149) 在高速缓存系统中，主存容量为12MB，Cache400KB,则该存储器系统的容量为(  C  )

A. 12MB+400KB          B. 12MB - 400KB

C. 12MB                 D. 12MB + (12MB + 400KB)

(150) 设有8页的逻辑空间，每页有1024B,它们被映射到32块的物理存储区中，则按字节编址逻辑地址的有效位是(  C  ),物理地址至少是（  C  ）位

A. 10，12   B. 10,15    C. 13，15          D.13,12

二．简答题

1. 冯•诺依曼计算机体系的基本思想是什么？按此思想设计的计算机硬件系统由哪些部分组成？

答：冯•诺依曼计算机体系的基本思想：①采用二进制形式表示计算机中的数据和指令② 程序和数据放在同一存储器中，指令和数据一样可以送到运算器中运算。存储程序并按地址顺序执行.

按此思想设计的计算机硬件系统:由运算器、存储器、控制器、输入设备和输出设备五大基本部件。

2.计算机系统有哪些层次结构？

答：从计算机系统的层次结构来看，它通常可有五个以上的不同级组成，每一个上都能进行程序设计。由下至上可排序为：第一级微程序机器级，微指令由硬件直接执行；第二级传统机器级，用微程序解释机器指令；第三级操作系统级，一般用机器语言程序解释作业控制语句；第四级汇编语言机器级，这一级由汇编程序支持合执行；第五级高级语言机器级，采用高级语言，由各种高级语言编译程序支持合执行，还可以有第六级应用语言机器级，采用各种面向问题的应用语言。

3. 存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？

答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。
   Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

 主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。
    综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。

主存与CACHE之间的信息调度功能全部由硬件自动完成。

而主存—辅存层次的调度目前广泛采用虚拟存储技术实现，即将主存与辅存的一部份通过软硬结合的技术组成虚拟存储器，程序员可使用这个比主存实际空间（物理地址空间）大得多的虚拟地址空间（逻辑地址空间）编程，当程序运行时，再由软、硬件自动配合完成虚拟地址空间与主存实际物理空间的转换。

这两个层次上的调度或转换操作对于程序员来说都是透明的。

4. 为什么说现代计算机中主存储器处于全机中心地位?

答：现代计算机中，存储器处于全机的中心地位，原因：

① 存储处在运行中的指令和数据；

②I/O设备数量增多，数据传送速度加快，因此采用了DMA技术和通道技术，在存储器和I/O设备间直接传送数据；

③共享存储器的多处理机的出现，利用存储器存放共享数据，并实现处理机之间的通信，更加强了存储器作为全机中心的地位。

5.程序访问的局部性原理中的时间局部性和空间局部性？

答：时间局部性是指程序在最近的未来要用到的信息很可能是现在正在使用的信息。

    空间局部性是指程序在最近的未来要用到的信息与现在正在使用的信息很可能在程序空间上是相邻或相近的。

6. 什么是高速缓冲存储器？ 它与主存是什么关系？ 其基本工作过程如何？

答：高速缓冲存储器位于主存和CPU 之间，用来存放当前正在执行的程序段和数据中的活跃部分，使CPU 的访存操作大多数针对Cache 进行，从而使程序的执行速度大大提高。

高速缓冲存储器的存取速度接近于CPU 的速度，但是容量较小，它保存的信息只是主存中最急需处理的若干块的副本。

当CPU 发出读请求时，如果Cache 命中，就直接对Cache 进行读操作，与主存无关；如果Cache 不命中，则仍需访问主存，并把该块信息一次从主存调入Cache 内。若此时Cache 已满，则须根据某种替换算法，用这个块替换掉Cache 中原来的某块信息。

7. 为什么每出现新一代存储器芯片，容量至少提高到4倍？

答：行地址和列地址分时复用, 每出现新一代存储器芯片，至少要增加一根地址线每加一根地址线，则行地址和列地址各增加一位，所以行数和列数各增加一倍。因而容量至少提高到4倍。

8.Cache地址映象方法有哪几种？它们各有什么优缺点？

答：(1) 全相联映象。实现查找的机制复杂，代价高，速度慢。Cache空间的利用率较高，块冲突概率较低，因而Cache的失效率也低。

（2）直接映象。实现查找的机制简单，速度快。Cache空间的利用率较低，块冲突概率较高，因而Cache的失效率也高。

（3）组相联映象。组相联是直接映象和全相联的一种折衷。

9. 段式虚拟存储器对程序员是否透明？请说明原因。

答：虚拟管理是由软件(操作系统)和硬件共同完成，由于软件的介入，虚存对实现存储管理系统程序不透明。而段是按照程序的自然分界划分的长度可以动态改变的区域。通常，程序员把子程序、操作数和常数等不同类型的数据划分到不同的段中，并且每个程序可以有多个相同类型的段。

由于分段是由程序员完成的，所以段式虚拟存储器对程序员而言不是透明的，但虚存到实存的地址映射是由系统软件辅助完成的，故对应用程序而言，段是虚拟存储器是“半透明”的。

10. 在一个进程的执行过程中，是否其所有页面都必须处在主存中？

答：在虚拟存储管理系统中，程序并不是一次整体装入内存才运行，所以不是所有页面都必须处在主存中，而是根据程序的局部性，有的页面在主存，有的页面在辅存。

11. 在虚存实现过程中，有些页面会在内存与外存之间被频繁地换入换出，使系统效率急剧下降。这种现象称为颠簸（或叫抖动）。请解释产生颠簸的原因，并说明防止颠簸的办法？

答：产生颠簸的原因主要有：①分配的页面数太少②替换策略不佳。

防止颠簸的办法：适当增加分配给用户程序的页面数，选取LRU或更好的替换策略。

12. 为什么在页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址，而在段式虚拟存储器地址变换时必须用段起址与段内偏移量相加才能得到物理地址？

答：由于物理页与虚拟页的页面大小相同，且为2的整数次幂，所以页式虚拟存储器地址变换时可以用物理页号与页内偏移量直接拼接成物理地址。

而段式虚拟存储器的各段大小不同，且段起始地址任意，所以必须用段起址与段内偏移量相加才能得到物理地址。

13. 什么是微命令和微操作？ 什么是微指令？ 微程序和机器指令有何关系？ 微程序和程序之间有何关系？

答：微命令是控制计算机各部件完成某个基本微操作的命令。微操作是指计算机中最基本的、不可再分解的操作。微命令和微操作是一一对应的，微命令是微操作的控制信号，微操作是微命令的操作过程。

微指令是若干个微命令的集合。微程序是机器指令的实时解释器，每一条机器指令都对应一个微程序。

微程序和程序是两个不同的概念。微程序是由微指令组成的，用于描述机器指令，实际上是机器指令的实时解释器，微程序是由计算机的设计者事先编制好并存放在控制存储器中的，一般不提供给用户；程序是由机器指令组成的，由程序员事先编制好并存放在主存储器中。

14. 试比较水平型微指令与垂直型微指令

答：水平型微指令是面向处理机内部控制逻辑的描述，而垂直型微指令则是面向算法的描述，两者各有其优缺点。

水平型微指令并行操作能力强，效率高，灵活性强，垂直型微指令差；

水平型微指令执行一条指令的时间短；垂直型微指令执行时间长；

由水平型微指令解释指令的微程序，具有微指令字比较长，但程序短的特点。垂直型微指令则相反，微指令比较短而微程序长；

水平型微指令用户难以掌握。而垂直型微指令与指令比较相似，相对来说较易掌握。

实际使用中，常常兼顾两者的优点，设计出一种混合型微指令，采用不太长的字长又具有一定的并行控制能力。

15.能否说水平型微指令就是直接编码的微指令，为什么？

答：不能说水平型微指令就是直接编码的微指令，因为水平型微指令是指一次能定义并执行多个并行操作的微命令：从编码方式看，直接编码，字段直接编码，字段间接编码以及直接和字段混合编码都属水平型微指令，只要在一条微命令中定义并执行多个并行操作，即可称为水平型微指令，与编码方式无关，但直接编码速度最快，字段编码要经过译码，故速度受影响。

16. 能不能说机器的主频越快，机器的速度就越快，为什么？

答：不能说机器的主频越快，机器的速度就越快。因为机器的速度不仅与主频有关，还与数据通路结构、时序分配方案、ALU运算能力、指令功能强弱等多种因素有关，要看综合效果。

17.什么是指令周期？指令周期是否有一个固定值？为什么？

答：指令周期是CPU每取出并执行一条指令所需的全部时间，也即CPU完成一条指令的时间。由于各种指令操作的功能不同，因此各种指令的指令周期是不同的，指令周期的长短主要和指令在执行阶段的访问主存的次数和执行阶段所需要完成的操作有关。

18.什么是指令周期、机器周期和时钟周期？三者有何关系？

答：指令周期：CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。

机器周期：所有指令执行过程中的一个基准时间，取决于指令的功能及其间的速度。

时钟周期：用时钟信号来控制产生每一个微操作命令。一个机器周期内包含了若干个时钟周期，又称节拍或状态。在每个节拍内机器可完成一个或几个同时执行的操作。

19. 请说出取指微指令的几个主要操作步骤？

答：① 指令地址送地址总线（PC → AB） ；② 发访存控制命令，从存储器取指令送数据总线（W/R#=0; M/IO#=1）；③ 指令送指令寄存器（DB →IR）；④ 程序计数器+1（PC+1，ADS）。

20. 试比较同步通信和异步通信。

答：同步通信——由统一时钟控制的通信，控制方式简单，灵活性差，当系统中各部件工作速度差异较大时，总线工作效率明显下降。适合于速度差别不大的场合；

异步通信——不由统一时钟控制的通信，部件间采用应答方式进行联系，控制方式较同步复杂，灵活性高，当系统中各部件工作速度差异较大时，有利于提高总线工作效率。

21. 为什么需要I/O接口？I/O接口的基本功能?

答：需要I/O接口主要基于以下原因:

(1)各种外设的操作方法不同，由CPU统一控制不切合实际。

(2)外设的数据传输速率比存储器和CPU慢，使得高速总线不能直接与外设相连。

(3)外设所使用的数据格式各不一致。

I/O接口是连接主机（CPU、主存）和外部设备的桥梁，其基本功能有： (1)控制和定时;(2)CPU通信(3)设备通信;(4)数据缓冲(5)检错  

22. I/O有哪些编址方式？各有何特点？

答：常用的I/O编址方式有两种： I/O与内存统一编址和I/O独立编址；

I/O与内存统一编址方式的I/O地址采用与主存单元地址完全一样的格式，I/O设备和主存占用同一个地址空间，CPU可像访问主存一样访问I/O设备，不需要安排专门的I/O指令。

I/O独立编址方式时机器为I/O设备专门安排一套完全不同于主存地址格式的地址编码，此时I/O地址与主存地址是两个独立的空间，CPU需要通过专门的I/O指令来访问I/O地址空间。

23.试比较三种通道的优缺点及适用场合。

答：（1）字节多路通道。一种简单的共享通道，主要为多台低速或中速的外围设备服务。

（2）数组多路通道。适于为高速设备服务。

（3）选择通道。为多台高速外围设备（如磁盘存储器等）服务的。

24. 什么是中断？外部设备如何才能产生中断？

答：中断是指：计算机执行现行程序的过程中，出现某些急需处理的异常情况和特殊请求，CPU 暂时中止现行程序，而转去对随机发生的更紧迫的事件进行处理，在处理完毕后，CPU 将自动返回原来的程序继续执行。

外部设备（中断源）准备就绪后会主动向CPU 发出中断请求。通常由外设的完成信号将相应的中断请求触发器置成“１”状态，表示该中断源向CPU 提出中断请求。

25.说明中断向量地址和入口地址的区别和联系。

答：向量地址是硬件电路产生的中断源的内存地址编号,中断入口地址是中断服务程序首址。

中断向量地址和入口地址的联系：中断向量地址可理解为中断服务程序入口地址指示器（入口地址的地址），通过它访存可获得中断服务程序入口地址。

26.CPU对DMA 请求和中断请求的响应时间是否一样？为什么？

答：CPU对DMA请求和中断请求响应时间不一样，因为两种方式的交换速度相差很大，因此CPU 必须以更短的时间间隔查询并响应DMA请求（一个存取周期末）

27. DMA和中断的区别?

答：⑴中断方式是程序切换,需要保护和恢复现场；而DMA方式除了开始和结尾时,不占用CPU任何资源.

 ⑵对中断请求的响应只能发生在每条指令执行完毕时,而对DMA请求的响应可以发生在每个机器周期结束时.

 ⑶中断传送过程需要CPU的干预,而DMA传送过程不需要CPU的干预,故数据传送速率非常高,适合于高速外设的成组传送. DMA 请求的优先级应高于中断请求。

28. 常见的数据传送控制方式有哪几种？CPU 响应中断应具备哪些条件？

答：常见的数据传送控制方式有:程序控制；中断控制；DMA；I/O通道控制；外围处理机控制。

CPU 响应中断应具备的条件：① CPU 接收到中断请求信号；② CPU 允许中断；③ 一条指令执行完毕。

29. 什么叫中断隐指令？ 中断隐指令有哪些功能？ 中断隐指令如何实现？

答：CPU 响应中断之后，经过某些操作，转去执行中断服务程序。这些操作是由硬件直接实现的，称为中断隐指令。中断隐指令并不是指令系统中的一条真正的指令，它没有操作码，所以中断隐指令是一种不允许、也不可能为用户使用的特殊指令。其所完成的操作主要有：① 保存断点；② 暂不允许中断；③ 引出中断服务程序。

30. 试比较程序查询方式、程序中断方式和 DMA方式对CPU工作效率的影响。

答：程序查询方式要求CPU时刻查询I/O，直到I/O准备好为止，这种方式CPU工作效率很低。程序中断方式比程序中断方式提高了CPU的工作效率，消除了“踏步”现象。DMS方式中CPU的工作效率是这三种之中最高的一个。CPU启动I/O后，不必查询I/O是否准备好，当I/O准备就绪后，发出DMA请求，此时CPU不直接参与I/O和主存间的信息交换，只是把外部总线的使用权暂时交付DMA，仍然可以完成自身内部的操作，所以不必中断现行程序，只需暂停一个存取周期访存，CPU效率更高。

31. (1)计算机中设置Cache作用是？(2)能否将Cache容量扩大取代主存？为什么？

答：计算机中设置Cache的作用是解决CPU和主存速度不匹配问题。

不能将Cache的容量扩大取代主存，原因是:（1）Cache容量越大成本越高，难以满足人们追求低价格的要求；（2）如果取消主存，当CPU访问Cache失败时，需要将辅存的内容调入Cache再由CPU访问，造成CPU等待时间太长，损失更大。

32. 计算机系统中的硬件和软件在逻辑功能等价吗？为什么？

答：软件与硬件的逻辑功能是等效的，但性能不相同。

33. 微程序控制的基本思想？

答：把指令执行所需要的所有控制信号存放在控制存储器中，需要时从这个存储器中读取，即把操作控制信号编成微指令，存放在控制存储器中。一条机器指令的功能通常用许多条微指令组成的序列来实现，这个微指令序列称为微程序。微指令在控制存储器中的存储位置称为微地址。

34. 你对Cache存储器的速度不满意，于是申请到一批有限的经费，为能发挥其最大经济效益，有人建议你再买一些同样速度的Cache片子以扩充其容量;而另有人建议你干脆去买更高速的Cache片子将现有的低速Cache片子全部换掉。你认为哪种建议可取？你如何做决定？为什么？

答：Cache本身的速度与容量都会影响Cache存储器的等效访问速度。如果对Cache存储器的等效访问速度不满意，需要改进的话，就要作具体分析，看看现在Cache存储器的等效访问速度是否已接近于Cache本身的速度。如果差得较远，说明Cache的命中率低，应从提高Cache命中率着手，包括调整组的大小、块的大小、替换算法以及增大Cache容量等。如果Cache存储器的等效访问速度已经非常接近于Cache本身的速度还不能满足需要，就应该更换更高速的Cache片子。

35. 为什么段式虚拟存储系统比页式虚拟存储系统更容易实现信息共享和保护？

答：页式虚拟存储系统每个页面是分散存储的，为了实现信息共享和保护，页面之间需要一一对应起来，需要建立大量的页表项。

而段式虚拟存储系统中每个段都从0地址开始编址，并采用一段连续的地址空间。在实现信息共享和保护时，只需要为所共享和保护的程序设置一个段表项，将其中的基地址与内存地址一一对应起来即可。

36. 以输入为例说明为什么DMA方式比中断方式具有更高的I/O 效率？

答：中断方式只是解决了CPU对 I/O设备状态的查询和等待，但数据传送仍然需要CPU参与和中转。输入时，CPU从外设读取数据到寄存器，再将寄存器中的数据存储到内存中；而在DMA方式下，数据传送在DMA控制器的控制下直接在内存和外设间传送，既不需要CPU的参与也没有了中断开销，DMA方式比中断方式具有更高的I/O 效率。

37. 指令和数据都存放于存储器中，CPU如何区分它们？

答：通常完成一条指令可分为取指阶段和执行阶段 。在取指阶段通过访问存储器可将指令取出来；在执行阶段访问存储器可将操作数取出。指令和数据都以二进制代码形式存放在存储器中，但CPU可根据指令周期的不同阶段判断从存储器取出的二进制代码是指令还是数据。

38. 两个规格化浮点数进行加减法运算，最后对结果规格化时，能否确定需要右归的次数？能否确定需要左归的次数？

答：两个 n位数的加减法运算，其和/差 最多为n+1位，因此有可能需要右归，但右归最多1次。

    由于异号数相加或同号数相减，其和/差的最少位数无法确定，因此左归次数无法确定，但最多不会超过尾数的字长n位次。

39. 中断周期的前后各是CPU的什么工作周期？

答：中断周期之前是执行周期，之后是下一条指令的取指周期。

三．判断题

1）Cache是内存的一部分，可由指令直接访问。 （×）

2）引入虚拟存储器系统的目的是为了加快外存的存取速度。 （×）

3）多体交叉存储器主要解决扩充容量问题。 （×）

4）计算机中存储器是数据传送中心，但访问存储器的请求是有CPU或I/O所发出的。 （对）

5）多体交叉存储器主要解决提高主存储器数据传输率。 （√）

6）Cache功能全由硬件实现。 （√）

7）Cache中的内容应与主存储器的相应单元内容保持一致。 （√）

8）兼容机之间的指令系统是相同的，但硬件实现方法可以不同。（√）

9）系列机中不同型号计算机，保持软件向上兼容特点。（√）

10）RISC的主要目标是减少指令数，降低软硬件开销。（√）

11）DMA控制器和CPU可以同时使用总线。（×）

12）所有数据传送方式都必须由CPU控制。（×）

13）外部设备一旦申请中断，便能立即得到CPU响应。（×）

14）I/O设备编址方式分为单独编址和存储器映射两种。（√）

15）DMA设备的中断级别比其他外设高，否则可能引起数据丢失。（√）

14）中断方式一般适用于随机出现的服务。（√）

15）中断屏蔽技术是用中断屏蔽寄存器对中断请求线进行屏控制，只有多级中断系统才能采用中断屏蔽技术。（×）

16）动态RAM和静态RAM都是易失性半导体存储器。（√）

17）因为动态存储器是破坏性读出，所以必须不断刷新。（×）

18）一般情况下，ROM和RAM在存储体中是统一编址的。（√）

19）内存和外存都能直接向CPU提供数据。（×）

20）一个指令周期由若干个机器周期组成。（√）

21）与微程序控制器相比，组合逻辑控制器的速度较快。（√）

22）引入虚拟存储系统的目的是提高存储速度。（×）

23）ＤＭＡ方式进行外设与主机交换信息时，不需要向主机发出中断请求。（×）

24）CPU以外的设备都称外部设备。（×）

25）奇偶校验可以纠正代码中出现的错误。（×）

26）用微指令的分段译码法设计微指令时，需将具有相斥性的微命令组合在同一字段内。（√）

27）CPU访问存储器的时间是由存储器的容量决定的，存储容量越大，访问存储器所需的时间越长。（×）

28）主程序运行时何时转向为外设服务的中断服务程序是预先安排好的。（×）

29）时序电路用来产生各种时序信号，以保证整个计算机协调地工作。（√）

30）在CPU运行主程序时，接受到非预期的中断请求，CPU暂停现行工作转向为中断请求服务，待服务完毕后回到住程序继续执行。（√）

31）冯•诺伊曼机工作方式的基本特点是按地址访问并顺序执行指令。（√）

32）总线中地址线的作用是用于选择指定存储器单元和I/O设备接口电路的地址。（√）

33）总线的异步通信方式是不采用时钟信号，只采用握手信号。（√）

34）变址寻址方式中，操作数的有效地址是变址寄存器内容加上形式地址。（√）

35）在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于同步控制。（√）

36）微程序控制器比硬连线控制器更加灵活。（√）

37）一个更高级的中断请求一定可以中断另一个中断处理程序的执行。（×）

38）DMA的数据传送不需CPU控制。（√）

39）DMA和CPU必须分时使用总线。（√）

40）垂直型微指令的特点是采用微操作码。（√）

41）在指令长度相同的情况下，所有指令的取指操作都是相同的。（√）

42）指令周期的第一个操作是取指令。（√）

43）为了进行取指令操作，控制器需要得到相应的指令。（√）

44）取指令操作是控制器自动进行的。（√）

45）微程序控制器比硬连线控制器更加灵活。（√）

46）指令周期的第一个操作是取数据。（×）

47）控制器产生的所有控制信号称为微指令。（×）

48）微处理器的程序称为微程序。（×）

49）采用微程序控制器的处理器称为微处理器。（×）

50）决定计算机运算精度的主要技术指标是计算机的字长。（√）

51）取指令操作是控制器固有的功能，不需要在操作码控制下完成。（√）

52）一个指令周期由若干个机器周期组成。（√）

53）在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短。（√）

54）半导体RAM是易失性RAM，而静态RAM只有在电源不掉电时，所存信息是不易失的。    （√）

55）虚存中每次访问一个虚拟地址，至少要访问两次主存。（×）