Liusuiyang的博客

原创 使用QuartusII（Verilog语言）进行四种乘法器的仿真实现

使用QuartusII（Verilog语言）进行四种乘法器的仿真实现1、并列乘法器（使用“X”实现）原理图如下：被乘数A=A7A6A5A4A3A2A1A0,乘数B=B7B6B5B4B3BB1B0，所得乘积为十六位数由P=P15P14P13……P1P0表示。阵列乘法器由8行8列的细胞模块组成，其中每个细胞模块就是封装好的全加器，64个全加器连接后组成阵列乘法器。Verilog语言实现：仿真图像：资源耗用情况：可见：EP2C70拥有300个嵌入式硬件乘法器单元，Quartus ii综合并行