- 博客(1)
- 收藏
- 关注
原创 verilog新入坑注意事项#1
隐式net,(Implicit nets) wire [2:0] a, c; // Two vectorsassign a = 3'b101; // a = 101assign b = a; // b = 1 implicitly-created wireassign c = b; // c = 001 <-- bugmy_module i1 (d,e); // d and e are implicitly one-bit wide if not d.
2020-10-13 21:22:33
770
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人