Lynrxl-CSDN博客

转载基于FPGA的DDR3多端口读写存储管理系统设计

基于FPGA的DDR3多端口读写存储管理系统设计•来源：电子技术设计•作者：佚名•2015年04月07日 15:52•8805次阅读0　　机载视频图形显示系统主要实现2D图形的绘制，构成各种飞行参数画面，同时叠加实时的外景视频。由于FPGA具有强大逻辑资源、丰富IP核等优点，基于 FPGA的嵌入式系统架构是机载视频图形显示系统理想的架构选择。视频处理和图形生成需要存储海量数据...

2021-07-05 10:54:35 893

转载基于Xilinx的XADC笔记

基于Xilinx的XADC笔记_星旭的博客-CSDN博客https://blog.csdn.net/Real003/article/details/88879625

2021-07-05 10:52:08 420

转载 PCIE2.0/PCIE3.0/PCIE4.0/PCIE5.0接口的带宽、速率计算

一、PCIE接口速率：二、PCIE相关概念：传输速率为每秒传输量GT/s，而不是每秒位数Gbps，因为传输量包括不提供额外吞吐量的开销位；比如 PCIe 1.x和PCIe 2.x使用8b / 10b编码方案，导致占用了20% （= 2/10）的原始信道带宽。 GT/s —— Giga transation per second （千兆传输/秒），即每一秒内传输的次数。重点在于描述物理层通信协议的...

2021-01-25 11:09:46 3338

原创 zynq XADC读写寄存器配置

本博客，仅记录比较有用的关于zynq XADC调试的网址PS侧读取xadc中的温度电压值，需按照以下步骤进行配置：Temp：配置寄存器Xil_Out32(C_BASEADDR + 0x300 , 0x9100); //40Xil_Out32(C_BASEADDR + 0x304 , 0x3F0F);//41Xil_Out32(C_BASEADDR + 0x308 , 0x0400);//42Xil_Out32(C_BASEADDR + 0x320 , 0x100); //4.

2020-10-13 16:41:45 2537

转载 MYIR-ZYNQ7000系列-zturn教程(21)：用开发板上xadc的Vp和Vn测量输入的电压

开发板环境：vivado 2017.1 ，开发板型号xc7z020clg400-1，这里主要实现的功能是用xadc的Vp和Vn来测量我们输入到开发板上的电压，如下图所示工程链接：https://pan.baidu.com/s/1JFJOHf84dn6Yf2OWi3oYhw 提取码：54a6 在底板上就是这两个脚了并且...

2020-10-13 16:31:04 1683

转载玩转Zynq连载39——[ex58] 基于Zynq的XADC采集控制实例

玩转Zynq连载39——[ex58] 基于Zynq的XADC采集控制实例本帖最后由 ove学习使我快乐于 2020-2-19 09:43 编辑1 功能概述Xilinx FPGA器件特有的XADC（Xilinx Analog-to-Digital Converter）模块创新性的将模拟信号处理混合到FPGA器件中，便于对板级模拟信号采集、处理以及对板级温度、电源电压的监控。XADC功能如图所示，内部有专门的温度传感器和供电传感器，用于监控FPGA器件本身的工作状态，也提供了1个独立的模拟电压输入通道

2020-10-13 16:30:41 2164

转载 GMII、SGMII和SerDes的区别和联系

GMII、SGMII和SerDes的区别和联系经过查询资料，加上自己的理解形成本文，如有错误，欢迎批评指正。图1SGMII的MAC侧和PHY侧刚看到上图时，感觉很奇怪，PCS为什么还存在于MAC中？GMII规范中PCS只存在于PHY中，见下图。图2 GMII在OSI模型中的位置实际上SGMII对应的MAC和PHY的划分是将SGMII接口断开，一端归为MAC，一端归为PHY；同样，GMII对应的MAC和PHY的划分是将GMII接口断开，一端归为MAC，一端归为PHY。下图是..

2020-09-24 14:18:58 2471 1

转载 GMII,RGMII,SGMII,TBI,RTBI接口信号及时序介绍

千兆以太网MII接口类型主要有GMII、RGMII、SGMII、TBI和RTBI 五种GMII接(如下图)：与MII接口相比，GMII的TX/RX数据宽度由4位变为8位，GMII接口中的控制信号如TX_ER、TX_EN、RX_ER、RX_DV、CRS和COL的作用同MII接口中的一样，发送参考时钟GTX_CLK和接收参考时钟RX_CLK的频率均为125MHz(1000Mbps/8=125MHz)。在这里有一点需要特别说明下，那就是发送参考时钟GTX_CLK，它和MII接口中的TX_CLK是不同的...

2020-09-24 14:05:41 2866

原创 DDR3不同型号不同位宽仿真记录

DDR3不同型号，不同位宽，仿真记录：芯片板卡ddr3型号是MT41J128M16XX-125，1）生成MIG时，选取MT41J128M16XX-125、位宽选用16位宽，上板验证，ddr3可以正常读写数据。2）生成MIG时，选取MT41J128M8XX-125、位宽选用8位宽，上板验证，ddr3不能正常通信。3）生成MIG时，选择MT41J64M16XX-125、根据MT41J128M16XX-125的资料，自定义DDR3型号，调整地址线位宽，位宽选用16位宽，5、40、35、13.75、

2020-09-01 11:58:35 739 1

转载 Xilinx 7系列FPGA XADC的使用

Xilinx 7系列FPGA XADC的使用 - XTWL TPCL的文章 - 知乎 https://zhuanlan.zhihu.com/p/44495333

2020-08-27 16:49:24 1660

转载 Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念

Xilinx 7系列FPGA 高速收发器GTX/GTH的一些基本概念 - XTWL TPCL的文章 - 知乎 https://zhuanlan.zhihu.com/p/46052855

2020-08-27 16:46:09 1091

转载 ZYNQ & AXI总线 & PS与PL内部通信(用户自定义IP)

ZYNQ 、AXI协议、PS与PL内部通信三种AXI总线分别为：AXI4：（For high-performance memory-mapped requirements.）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输；AXI4-Lite：（For simple, low-throu...

2020-08-14 15:03:06 784

转载 GTHE3开发记录

GTHE3开发记录1 https://blog.csdn.net/ahy00/article/details/84231707GTHE3开发记录2 https://blog.csdn.net/ahy00/article/details/84248345GTHE3开发记录3 https://blog.csdn.net/ahy00/article/details/84332222...

2020-04-14 13:49:33 257

转载 DDR3芯片读写控制及调试总结 — Xilinx FPGA（MIS）

目录 &n...

2020-03-26 18:24:00 3990 1

转载 Xilinx VIVADO中DDR3 IP核的使用

纯属个人笔记：Xilinx VIVADO中DDR3 IP核的使用（1）https://blog.csdn.net/zhangningning1996/article/details/104546146Xilinx VIVADO中DDR3 IP核的使用（2）https://blog.csdn.net/zhangningning1996/article/details/104562722...

2020-03-26 09:27:55 2694