cpu五级流水线基础设计

最新推荐文章于 2024-07-18 11:18:36 发布

MHSMIE

最新推荐文章于 2024-07-18 11:18:36 发布

阅读量4.9k

点赞数 2

本文链接：https://blog.csdn.net/MHSMIE/article/details/43702813

版权

本文介绍了CPU五级流水线的基本设计，包括取指令、译码、执行、存取数据和数据寄存五个阶段。同时，探讨了指令集的组成，如跳转指令、逻辑运算指令和算术运算指令，为理解CPU内部工作原理提供了详细说明。

摘要由CSDN通过智能技术生成

1.流水线原理图

（IF：取指令；ID：译码；EX：执行； MEM：存取数据；WB：数据寄存）

2.指令集

(1)跳转指令集

（2）逻辑运算指令集

（3）算术运算指令集

`define NOP   5'b00000
`define HALT  5'b00001
`define LOAD  5'b00010
`define STORE 5'b00011
`define LDIH  5'b10000
`define ADD   5'b01000
`define ADDI  5'b01001
`define ADDC  5'b10001
`define SUB	  5'b01010
`define SUBI  5'b01011
`define SUBC  5'b10010
`define CMP   5'b01100
`define JUMP  5'b11000
`define JMPR  5'b11001
`define BZ    5'b11010
`define BNZ   5'b11011
`define BN    5'b11100
`define BNN   5'b11101
`define BC    5'b11110
`define BNC   5'b11111
`define AND   5'b01101
`define OR    5'b01110
`define XOR   5'b01111
`define SLL   5'b00100
`define SRL   5'b00110
`define SLA   5'b