Tanner S-Edit 原理图输入|芯片设计软件

 优势和功能
•处理复杂的全定制 IC 原理图输入
•与 T-Spice、AFS 和 Eldo 仿真器集成，支持波形交互显示，以及在原理图中直接查看工作点仿真结果
•导出格式：SPICE、EDIF、Verilog 和 VHDL
•导入格式：原生 OpenAccess、EDIF、SPICE 和 Verilog

•支持层次化嵌套连接
•在原理图、版图和 Calibre LVS 报告之间交互显示，并高亮显示器件及走线
•可配置的原理图电气规则检查 (ERC)
•每个单元多个视图，包括：SPICE、原理图、Verilog、Verilog-A 和 Verilog-AMS 视图
•先进的阵列和总线支持
•集成 Tanner L-Edit 原理图驱动版图 (SDL) 模块，以加快版图和 ECO 流程
•通过集成的库浏览器支持多个库
•集成第三方版本控制工具
•可通过 TCL/Tk 命令语言编写完整脚本并实现全面扩展
•轻松实现与第三方工具和晶圆代工厂 PDK 的互操作性
•基于 Windows 或 Linux 的独立平台
•易于使用：直观且容易上手
•出色的客户支持
•灵活的许可

完整的 IC 设计输入环境
Tanner S-Edit 是一个面向原理图输入和设计的易于使用的开发环境。它为您提供处理最复杂的混合信号 IC 设计所需的功能。S-Edit 与 Tanner T-Spice、Analog FastSPICE™ (AFS) 或 Eldo® 仿真器、Tanner™ L-Edit IC 版图工具以及 Calibre® LVS 和 PEX 工具紧