- 博客(5)
- 收藏
- 关注
RSS订阅原创 set_clock_groups
allow_paths # 用来允许异步时钟进行时钟路径分析，默认情况下是不分析的。由于上面的四个时钟是独立存在的，之间没有同步关系，也不需要时钟之间的相互检查，所以对每一个时钟设为异步时钟组。-logically_exclusive # 用来指定时钟之间的互斥关系为逻辑互斥。-physically_exclusive # 用来指定时钟之间的互斥关系为物理互斥。注： -logically_exclusive 用来指定同步时钟在有限的时间窗口进行SI分析。
2024-05-13 15:33:21
229
原创 tessent ijtag PDL retarget 流程
ijtag的PDL retarget 的流程本质就是利用PDL的comman 来实现对iJtag 网络的控制，用来控制TDR和SIB的状态是否开启或者是否需要对相应的模块或mode进行测试，本质是器件编程重新组合或生成（同时也能生成pattern）。主要步骤为：1.启动tessent 2.设置ijtag 状态和系统模式 3.读入icl 和PDL 文件 4.设置系统层级。5.定义时钟 6.设计规则检查 7. 生成pattern 8 .写出PDL 文件和pattern文件。
2024-04-30 10:21:21
260
原创 tessent ijtag PDL 介绍
PDL （Procedural Description Language) 用来描述器件（module）在特定的系统层级的测试程序，该描述可以用来实现该模块的测试初始化，也可用该文件把这个模块整合的到更高层的测试流程中，在整体系统中实现对该模块的测试。PDL 要求iProc 与ICL器件绑定，该绑定是通过关键字iProcsForModule来实现，所有的PDL iProcs步骤都要在iProcsForModule中实现和定义。大部分的ICL中有PDL的描述，也就说ICL和PDL很多时候在一个文件中。
2024-04-28 08:57:49
195
原创 tessent ijtag ICL 介绍
注：要注意SIB1和SIB的si和so首尾相连，同时注意TDR 只跟相对应的SIB相连。中间的控制信号csu(capture enable,shift enable,update enable)是TAP 来控制全部 SIB和TDR的信号。2. 建立ICL可以通过tessent 工具中的 extract_icl 或者write_icl 命令来实现。对于Top来说一个完整的ICL 包含SIB，TDR，TAP等器件。注：扫描寄存器的shift顺序是由左到右的，如上例是从R0 到 R0。
2024-04-26 10:28:58
417
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人