Q567782568的博客

原创 操作系统（不完整版）

原创 RFID射频识别技术（Radio Frequency Identification）

顺序有点乱。

原创 计算机网络（4-6）

注：网络号全0为本网络，为127保留作为本地软件环回测试；主机号全0表示本主机，全1表示所有的，以下是一般不指派的特殊IP地址（计算可指派地址时一般直接减2）

原创 计算机网络（1-3）

书上是这样定义的：主要由一些通用的、可编程的硬件互连而成。可以认为计算机网络的主要功能就是传输数据从而去实现各种应用，但计算机网络不是只包含传输数据；

原创 ‘mysql‘ 不是内部或外部命令，也不是可运行的程序 或批处理文件。

使用cmd创建数据库时首先输入命令，-u后面跟用户名，-p后面跟密码。实在不行就直接把mysql的绝对路径复制到cmd中直接运行。记录一下，省得我下次又找不到了。

原创 HTML与CSS

超文本标记语言（Hypertext Markup Languag，HTML）是标准通用标记语言(SGML)下的一个应用，是一种规范，一种标准。网页文件本身是一种文本文件，它通过标记符号来标记要显示的网页中的各个部分。静态网页文件扩展名：.html 或 .htm，动态网页文件扩展名：.php .jsp .asp等。标签对中的第一个标签是开始标签，第二个标签是结束标签;开始和结束标签也被称为开放标签和闭合标签。观察这段代码，有很多“”,我们把由尖括号包围的关键词叫做标签，

原创 Java 学习

首先了解一下三个访问权限：public(公有的，任何人都可以访问并更改)、private(私有的，只有类内部可以访问并更改)、protected(受保护的，外界只能访问不能更改)类的定义ClassName[extendsSuperClass]{// 成员变量声明// 成员方法声明修饰符：public(任何包都可以访问)或缺省(只有包里面可以访问)class ClassName:使用class关键字，ClassName为类名，一般以大写字母开头。

原创 Combinational for-loop: 255-bit population count&&Adder100

题目要求我们输出255位数据里有多少个1，我们知道在硬件里无论是什么数据都是以二进制的形式存在，要么0要么1，数1的个数直接对in的每一位进行相加，即一个for循环。分析：实现100位波纹加法器(级联，进位至于上一次有关)，这在Verilog中需要使用到generate ...for进行实例化，实现代码的复用。我们知道在加法器中，sum=a^b(a异或b)，cout=a&b（这里是我临时推的，标准的忘记了），借助这个可以实现一位加法器，再进行实例化。

原创 Fsm serial（Serial receiver ）

1.开始总是遇到常数有多个驱动的问题，原因是我把counter=counter+1放在了多个地方，一般只放在时许逻辑部分2.在使用counter进行计数时，忘记重置counter，导致我运行多次都没有成功。

原创 FSM:Sequence 1101 recognizer(Exams/review2015 fsmseq Synchronous reset)

首先明确reset时的状态是怎样的，之后跟着匹配1101的方向走，列出data为0为1时的不同情况。注意，当state=11而data=1时，此时已有两个1，则不改变状态，即next_state=state；题目中有说明，当匹配到1101时，start_shifting=1，直至reset时才改变状态。状态机的代码结构有好几种，个人比较喜欢用三段式，即逻辑段、时序段、输出段。

原创 Verilog Simple FSM3(asynchronous reset,synchronous reset)

reg state默认是一位Verilog在存储时仍是二进制，所以即使代码中是十进制，在赋值时也要注意位数。