星旭的博客

原创 虚拟机ubuntu16.04系统使用笔记（持续更新。。。）

2019.08.17使用笔记发现ubuntu16.04系统在VMware12上不能完美运行，会出现错误的情况，换成VMware15后终于正常了。安装上的ubuntu16.04网卡显示的名字不是eth0，网上有说是因为没有网卡驱动，其实ubuntu16.04默认网卡驱动是有的；要想变成eth0，可以使用如下的方法：https://blog.csdn.net/wenwenxiong/arti...

原创 zynq学习相关资料链接（持续更新。。。）

http://bbs.elecfans.com/jishu_485735_1_1.html （Z-turn Board试用体验】由PS向PL提供时钟信号（转载））

原创 zynq 的 sdk 库重新加载硬件程序后 lwip库找不到的处理方法

ps 的工程名-＞c/c++ build setting -＞software platform-＞添加-llwip4 即可。

原创 B 码授时时序图

原创 xilinx通用RAM或者FIFO设计

1、在 Vivado 中，XPM（Xilinx Parameterized Macros）是 Xilinx 提供的一组预定义的、参数化的硬件描述语言 (HDL) 宏模块，用于简化设计流程和提高设计效率。缺点：依赖Xilinx平台，虽然XPM生成的RAM和FIFO不像使用IP核那样可以在图形化界面中直观查看，但我们可以自定义一个wrapper来封装XPM模块，并通过Xilinx的宏定义进行区分。4、调用XPM ，通过调用Xilinx的XPM库，可以灵活配置RAM和FIFO，兼顾性能和简洁性。

原创 modelsim 关闭 warning 的方法

按照下面的图片设置后可以关闭 warning。

原创 ad9361 本振设置要求

本振 乘 8 除以 参考时钟 要是个整数。

原创 vivado与 modelsim版本匹配表

原创 基于verilog语言的一种按键检测的方法

基于verilog语言的一种按键检测的方法

原创 zynq操作系统设置上电时 phy 芯片复位时间的办法

修改设备树：

原创 modelsim设置使用 notepad打开源码

原创 vivado导出时序报告为excel文件的方法

3、在新打开的timing窗口中，选择setup或者hold，选中一条路径右键，点击export to spreadsheet，此时就可以存为table.xlsx文件。1、打开implementation下的report timing summary。2、选择要看的时钟右键点击report_timing。

原创 程控电源GDP-3303D/S系列用上位机循环控制上下电的方法

2.波特率设置为9600，加回车换行勾选上，打开扩展窗口，循环发送串口指令即可。1.准备好sscom.exe串口调试助手。

原创 基于FPGA的简易BPSK和QPSK

7、ROM1是生成QPSK，128个点要输出2M的速率，那么采样的时钟得为256M，所以锁相环生成256M。5、my_pll是生成256M的时钟作为载波，因为sin和cos信号的ROM做了256个点；QPSK有4个相位，分别是00：1π/4，01：3π/4，11：5π/4，10：7π/4。将1bit的m序列转换到50M时钟下的2bit M序列数据（就有4个象限）；3、m_generator M序列的生成，输出速率为500Kbps。6、ROM是生成BPSK，只有0和π两个点。4、S2P是串并转换模块。

原创 zynq flash重复上下电出现数据异常问题分析

2、问题分析：通过使用flash驱动将16M异常后的flash数据全部读出来，同时也将正常的flash数据全部读出来，同时与boot.bin文件里的数据进行对比（用ue打开），发现是前面几个地址（大概是地址0到256之间）的数据存数据异常，判断原因有可能是在重复上下电时flash中的数据被写入了。1、最近在一个项目中重复上下电测试时，会突然出现flash中的硬件程序无法加载的情况，且出现异常情况后，该硬件程序再也不能加载起来只有通过使用sd.卡重新烧写后才能读出来。1）、降低flash芯片的工作时钟。

原创 复旦微flash高温下加载硬件程序时序异常问题

3、解决方法：修改设备数的qspi时钟由50m改为10m，output.bif文件中添加bit校验。2、通过分析排查问题出现在硬件程序加载时出错，即读取flash数据时出错。1、最近在调复旦微的板子，高温60℃上，重新上电，部分逻辑跑起来就出错。

原创 create_generate_clock约束

原创 XILINX官网NVMe

IP下载和文档下载地址。

原创 vivado license官方申请

1、选择 Generate a License Key。3、搜索license，输入MAC地址即可。vivado license官方申请。2、输入个人基本信息。

原创 高云fpga使用modelsim仿真报错GSR异常的解决办法

如上图所示，在使用modelsim仿真时报错gsr存在问题，原因是prim_tsim中使用了gsr全局复位，但是却没有在文件中进行例化，解决办法，就是在tb顶层文件中，例化一下就可以了。

原创 官网下载 Vivado

Vivado下载

原创 zhhk1553上位机安装破解方法

原创 zynq的boot引导不起来排查方法

1、设置环境变量了没有。去qspi.c中修改qspi时钟分频2、https://support.xilinx.com/s/article/59174?language=en_US3、https://support.xilinx.com/s/article/70148?language=en_US

原创 zynq软复位

ug585中有讲到软复位寄存器，软复位后会从flash重新加载寄存器

原创 IAR软件调试jtag菊花链路的设置

原创 xilinx fpga 管脚笔记

1.根据官方文档“ug471_7series_selectIO.pdf”文档，第17页描述到fpga的管脚分为HR和HP。HR的电压可以配置为1.8v，2.5v，3.3v，为bank12、13到18。HP的电压仅可配置为1.8v，为bank32、33、34。2.第91页有讲到HP只可以配置为LVDS电平。HR只可以配置为LVDS25电平，且只有lvds和lvds25可设置终端电阻。3.BLVDS（bus lvds）只有HR可以4.sstl和hstl差分电平为存储类器件，例如sram ssram 等

原创 ad9361收发异常问题分析

最近在调试ad9361，发送都调试好了，但是接收一直没调试好，折腾了一个多月才搞定接收。根据官方提供的api代码，需要修改的有：1.修改reference_clk_rate参考时钟；2.修改xo_disable_use_ext_refclk_enable参数确定是使用晶振还是外供时钟；3.修改two_rx_two_tx_mode_enable，确定采用双收双发还是单收单发；4.rf收发端口使用的端口号；5.发送的衰减空置；6.接收的增益模式（手动或者自动）；7.基带时钟配置；8.射频本振配置

原创 用频谱仪测试相噪的方法

原创 频谱仪N9320A/B截图上位机安装

1.上位机下载网址：https://www.keysight.com/cn/zh/lib/software-detail/computer-software/n9320b-spectrum-analyzer-pc-software-1817046.html2.进这个网站，先下载IO Libraries Suite，安装。 另外再下载N9320B Spectrum Analyzer PC Software，安装3.安装好了后，设置频谱分析仪IP地址和电脑在一个网关，然后通过网线连接，用那个软件就可以.

原创 zynq的ps外挂88e1111网络不通的解决办法

最近在调试一个项目用的是zynq7045的ps外挂88e1111，网口能协商上，但是ping不通，解决办法为在lwip库中新增该代码：修改寄存器20的bit1和bit7为1，分别代表发送延时和接收延时，由0改为1。然后还要进行软复位如果是操作系统则修改设备树：...

原创 VIVADO学习笔记之--DONT_TOUCH

1.参考https://mp.weixin.qq.com/s/-Oyc0DVUvtFWBmKNWphCtw2.警惕设计中的DONT_TOUCHDONT_TOUCH这个综合属性（Attribute）可能很多FPGA工程师在设计中都用过。先说说在什么情况下会使用DONT_TOUCH。使用DONT_TOUCH的场景注：这些场景使用DONT_TOUCH未必合理场景1：保留等效寄存器最典型的场合是为降低扇出，对高扇出的寄存器进行复制，之后对复制的寄存器和原始寄存器添加DONT_TOUCH属性。因为这些寄

原创 VIVADO学习笔记之--拥塞

1.参考https://mp.weixin.qq.com/s/hYU7BnKcuKyMLM_7wSH62w2.这篇文章帮你解决以下几个问题：如何生成拥塞报告如何理解拥塞程度如何理解拥塞类型3.拥塞报告生成方法拥塞是一个复杂的问题，导致拥塞的因素也很多。在分析拥塞问题时，首先要生成设计拥塞报告。生成方法：第一步：打开布局或者布线后的DCP文件第二步：在菜单下，依次选择Reports -> Report Design Analysis，弹出如下图所示对话框，只选择图中的Congestio

原创 关于xilinx sdk添加sin cos函数库的方法

输入m即可

原创 AD9361学习笔记

1.AD936x系列帖年终汇总，相关疑问的请对号入座！（https://ez.analog.com/cn/other/f/forum/56501/ad936x）

原创 高云FPGA学习资料

1.【星核计划】FPGA开发板配套教程合集https://bbs.elecfans.com/jishu_2077788_1_1.html

原创 ceil向上取整

比如：ceil(64乘y)等同于(unsigned int)(64乘y+0.5)

原创 DDS产生波形及AM 调制解调原理

原视频链接：https://www.bilibili.com/video/BV17W411i7zQ?t=1469

原创 vivado 通过vio使用tcl实现bram接口进行寄存器读写的方法

原创 tcl脚本实现延时1s的方法

after表示延时1ms

原创 MicroBloaze配置修改文件

配置文件为*.mhs文件。