- 博客(1)
- 资源 (12)
- 收藏
- 关注
RSS订阅原创 fpga处理inout信号ddr双沿采样的方法
从上图和下图来看也就是说inout信号就来后可以直接送入IDDR和ODDR； 但是oddr送出的数据可以加assign data_inout＝en? oddr_out : 1’bz; 输入端iddr不可以加assign iddr_in＝en? data_inout: 1’bz; 否则会报错说oddr输出信号必须要接入到顶层 ...
2020-12-23 10:25:21
1160
民航客机的空乘服务呼叫系统的verilog代码实现
设计一个民航客机的空乘服务呼叫系统
1）某型号民航客机共有12个座位，其中头等舱4个，经济舱8个。
2）每个座位上设置一个请求服务按钮。
3）头等舱的优先级高于经济舱，同等舱位的按座位号顺序确定优先级。
4）机组客服处设置服务请求显示面板，显示发出服务请求的优先级前两个的座位号。
要求：
5）开发环境：Vivado
6）开发语言：Verilog
7）实现硬件：FPGA开发板（用开发板上的什么控件来实现，自由发挥）
本资源适用于电子类专业的课程设计
2023-12-16
cdcun1208lp.pdf
CDCUN1208LP 是一款 2:8 扇出缓冲器， 具有宽工作电源电压范围、 两个通用差分/单端输入以及具有边沿速率控制的通用输出（HCSL、 LVDS 或LVCMOS） 。 时钟缓冲器支持 PCIe 1/2/3 代。 其中一个器件输入包括可提供 /1、 /2、 /4 或 /8 分频值的分频器。 CDCUN1208LP 采用 32 引脚 QFN 封装， 从而减小了解决方案的尺寸。 此器件非常灵活并易于使用。 某些特定引脚的状态决定了器件在加电时的配置。 或者， CDCUN1208P 提供一个 SPI/I2C 端口， 在此端口上有一个主机处理器来控制器件的设置
2020-01-11
xilinx fpga sd 卡加载异常
2024-06-27
TA创建的收藏夹 TA关注的收藏夹
TA关注的人