自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(5)
  • 资源 (1)
  • 收藏
  • 关注

原创 RS232,RS485波形分析

通过观察波形可以确定以下情况: 是否有数据接收或发送; 数据是否正确; 波特率是否正确;

2014-07-25 16:20:05 3588

原创 AVstream驱动学习

Step 1: Learn about Windows architecture and driversAVStream:AVStream is a Microsoft-provided multimedia class driver that supportsvideo-only streaming and integrated audio/video streaming. Micros

2014-09-08 01:33:52 4450 3

原创 工业以太网EtherCat学习

EtherCAT是由德国Beckhoff公司提出的实时以太网解决方案,它是国际现场总线标准的组成部分。在现场总线级的高速I/O控制和高速运动控制方面有突出的表现。EtherCAT使用标准的以太网卡作为主站,利用标准以太网物理层。EtherCAT是一种直达I/O级的实时以太网,它已经被纳入IEC61784、IEC61158以及ISO15745-4等国际标准。EtherCAT突破了其他实时以太网的

2014-07-30 09:27:04 10205 1

原创 STM32学习笔记-串口

所用的STM32主要有3个串口,

2014-07-24 17:02:15 766

转载 Xilinx FPGA的约束设计和时序分析总结 (转)

在进行FPGA的设计时,经常会需要在综合、实现的阶段添加约束,以便能够控制综合、实现过程,使设计满足我们需要的运行速度、引脚位置等要求。通常的做法是设计编写约束文件并导入到综合实现工具,在进行FPGA/CPLD的综合、实现过程中指导逻辑的映射和布局布线。下面主要总结一下Xilinx FPGA时序约束设计和分析。    一、周期约束    周期约束是Xilinx FPGA 时序约束中最常

2014-07-22 16:46:07 1617

pg153-axi-quad-spi.pdf

pg153-axi-quad-spi.pdf

2023-11-04

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除