- 博客(238)
- 收藏
- 关注
RSS订阅原创 U.2 到了 Gen5 为什么很难跑稳？ 从连接器、背板讲到 Gen6
SNIA 2024 年的技术分享曾引用 Supermicro 的一个系统设计例子，给出约 40% 的信号损耗改善，并明确提到直连和减少背板布线。这个数字属于那个系统方案，不能推广成“所有 EDSFF 都比 U.2 少损耗 40%”。同理，Micron 的 FMS 2025 报告在讨论三连接器拓扑时，指出两种接口都受到预算限制。它并不支持“U.2 连接器插损必然比 EDSFF 大很多”这样的概括。
2026-11-10 10:52:53
221
原创 最后两天进博会逛什么？工程师关注的芯片、AI算力、工业自动化都在这几馆
第九届进博会聚焦硬科技前沿，三大展馆展现关键技术突破：3H馆汇聚PCIe 6.0 SSD、DDR5、LPDDR5X-PIM及6G原型机，凸显算力与存储协同；4.1H馆呈现工业AI落地应用，强调系统可靠性与可维护性；7.2H馆聚焦车载光纤、域控制器与智能座舱，推动车内高速数据传输革新。三馆串联，揭示从芯片到系统交付的完整技术链，助力电子、半导体与工业自动化从业者洞察真实场景下的技术演进。
2026-11-09 10:12:15
309
原创 Intel和AMD公司PCIe Gen6服务器平台代号
这两个都是原生 PCIe 6.0 Host 平台，但具体是否支持 x16、Retimer、CXL、FLIT 以及是否提供背板支持Gen6 EDSFF (E1.S, E3.S SSD)等，还要看服务器主板设计、固件和相应 PCIe 插槽的实现。DMR = Diamond Rapids，是 Intel 下一代 Xeon 服务器处理器的研发代号，属于面向 PCIe 6.0 的服务器平台。Venice：AMD CPU 代号，采用 Zen 6 架构，服务器使用 SP7、SP8 等平台配置。下一代高性能 Xeon。
2026-11-06 17:38:56
250
原创 示波器、逻辑分析仪和协议分析仪在测试PCIe时到底有啥区别？
刚开始接触 PCIe 测试工具，容易碰到这样一个问题：客户实验室里已经有示波器，也能看到信号，为什么还需要协议分析仪？再往下聊，还可能出现第三个名字——逻辑分析仪。三类仪器的屏幕上都可能有波形、时间轴和解码结果，单看界面，很容易觉得它们差不多。真正的区别，要看仪器保留了哪些信息，以及这些信息能回答什么问题。实际产品的功能有重叠，选型时需要落实到输入、采集方式和软件能力。这篇文章以 PCIe Gen6 为主线，再延伸到 DDR5、LPDDR5 和 NAND。
2026-11-05 11:29:03
321
原创 2026 年 PCIe 7.0 与 PCIe 8.0 全产业链研发进展深度盘点
这是PCIe 6.0 规模化上量与PCIe 7.0 工程样片密集点亮的交汇期。以 Astera Labs Aries 7、澜起科技 PCIe 7.0 Retimer 流片、SerialTek 的 PCIe 7.0 协议分析仪交付为标志，硬件团队将在 2027 年迎来 PCI-SIG 组织的PCIe 7.0 Pre-FYI 互操作性测试。一方面，搭载PCIe 7.0。
2026-11-05 11:23:30
417
原创 PCIe Gen6 SSD 怎么测？一篇文章给你讲明白
这些问题，正是我们10 月 28 日这场 PCIe Gen6 SSD 测试技术交流的主要内容。讨论从测试工具的分工开始，随后转向 Gen6 环境搭建，再逐步展开协议分析和验证、热插拔、故障注入、电压拉偏、功耗测试、环境搭建、NAND失效分析。下面是本次交流的关键内容的一些总结，方便从事相关验证的工程师来快速了解一下业内究竟是如何测试PCIe Gen6 SSD的。
2026-11-05 11:15:00
496
原创 0.6米线缆跑PCIe 6.0 x16？两张Switch卡加一块Gen 6 E1.S SSD，现场接给你看！
2026年10月26日，实验室成功验证PCIe 6.0多设备互联：两张Gen6 Switch卡通过0.6米线缆实现Gen6 x16链路协商；单张Switch卡经MCIO x8一分二连接至Gen6 x4 E1.S SSD，链路稳定运行。演示涵盖接线顺序、管理界面状态、供电与方向安全（强调无防呆插槽反插风险），并指出实际测试需关注错误计数、持续压力及信号完整性。视频以实操展示替代理论推演，为研发人员提供可复现的验证路径。
2026-11-04 17:46:45
158
原创 近 900GB 的 iPhone 搬家：有线要 14 小时，换成无线反而预估 7 小时？
家里几部 iPhone 需要重新安排数据，原以为只是插根线、点几下屏幕的事，没想到折腾下来，竟给自己上了一堂 USB、Wi-Fi 和电源管理的实战课。先说结果：iPhone 14 Pro Max 迁移到恢复出厂设置的 iPhone 16 Pro Max，第一次走 USB-C 转 Lightning 有线连接，耗时约 14 小时。后来改走「快速开始」无线直接迁移，手机显示预估约 7 小时。
2026-11-04 17:34:13
309
原创 NAND Flash 数据恢复与底层重构技术
在全球专业 NAND Flash 数据恢复设备市场中，波兰 Rusolut 是专注于底层 Flash 数据提取、重构和数字取证的厂商之一。公司总部位于波兰华沙，其核心业务围绕受损闪存设备的数据恢复、底层数据结构分析及相关取证技术展开。与通常通过 USB、SATA 或 NVMe 接口访问设备的传统软件不同，Rusolut 的核心技术是绕过失效的存储控制器，直接访问 NAND Flash 物理存储层，再利用专业软件重建原本由控制器维护的逻辑数据结构。
2026-11-04 15:58:46
404
原创 看懂 PCIe 6.0 Rx 一致性测试 从校准信号到判断误码
本文详解PCIe6.0接收端（Rx）一致性测试流程，强调通过校准压力信号（如抖动、噪声、ISI）评估接收能力。采用BERT与示波器协同方案，重点验证FBER（首位误码率）在10⁻⁶水平下的表现。测试需严格校准前向路径、确保回传可靠、规范链路训练与计数方法。报告结果须分层解读：校准通过≠接收通过，需结合Lane、速率、判据等综合判断。针对E1.S、E3.S、M.2等接口，明确前向压力与回传路径连接原则，避免因接线错误导致误判。最终目标是确保在真实电气压力下，接收端具备稳定数据恢复能力。
2026-10-23 10:25:30
284
原创 看懂 PCIe 6.0 Tx 一致性测试：从接线到报告
尽管PCIe 6.0插卡可被服务器识别且驱动正常，仍需进行Tx电气一致性测试，以确保发送信号在真实通道条件下满足规范要求。测试通过示波器采集PAM4信号，分析RLM、SNDR、Jitter及TxEQ等核心指标，验证电平分布、噪声失真、时序稳定性与均衡设置的准确性。测试依赖正确治具（如CEM/CBB）、高带宽连接与软件配置，强调测量点、模型补偿与限值匹配。报告需完整记录原始数据与裕量，避免仅凭眼图美观误判。最终结论仅适用于规定条件下的发送端电气性能，不涵盖协议或系统互操作性。
2026-10-22 14:51:00
164
原创 PCIe 6.0 电气一致性CTS测试详解
本文系统解析PCIe 6.0 64GT/s电气一致性测试，聚焦Tx/Rx/均衡测试关键环节，详解CLB/CBB治具选型与连接逻辑，强调PAM4信号下SNDR、RLM等新指标的重要性。结合2026年公开资料，核对CEM、EDSFF、M.2、U.2等接口治具供应情况，指出官方套件与市场产品的区别，明确测试需依规范版本、参考面及MOI执行，避免误判。
2026-10-21 11:05:29
346
原创 GPU 与 AI 加速卡功耗测试 从几百瓦到千瓦级怎么测？
本文介绍如何精准测量AI加速卡的输入功耗，重点解决任务启动时电流冲击、电压跌落及供电路径分配等关键问题。通过QuarchPAM功耗分析模块，实现对PCIe插槽与辅助供电（如三路8-pin或12VHPWR）的同步高精度测量，支持250kHz采样率和长时间记录，结合QPS软件可分析瞬态变化与能耗效率。适用于从数百瓦到千瓦级加速器的测试，强调测量位置一致性与系统稳定性，为电源选型、散热设计与负载优化提供可复现的数据依据。
2026-10-20 14:29:45
403
原创 EDA硬件仿真器和FPGA原型平台如何接入PCIe协议分析仪？
客户试用SerialTek PCIe 6.0协议分析仪与训练器，结合Synopsys HAPS-200平台及SpeedAdapter实现硅前验证。尽管FPGA原型运行速度受限于几十MHz，但通过SpeedAdapter（SA3）进行协议级速率适配，外部链路仍可支持PCIe Gen6，使分析仪可观测到FLIT模式、新TLP Header、OHC与Segment等关键内容。该方案通过标准PCIe插卡接口接入，支持真实设备交互，适用于SSD、NVMe控制器等高速接口的早期软件开发与互操作测试。
2026-10-20 14:22:24
434
原创 【高清视频】两根 1 米 MCIO 线，中间还加一张转接卡：PCIe 6.0 x16 真能建链？
做PCIe Gen6测试，MCIO接口如何转换为标准x16插槽？本文通过Serial Cables PCI6-AD-MX8-X16转接卡实战，演示两张Gen6 Switch卡经两根1米MCIO Cable互连的完整环境搭建。从转接卡独立供电、MCIO Lane顺序、Switch管理接口到showport命令验证，直观展示最终成功建立Gen6 x16链路的过程与关键细节，为高速互连测试提供参考。
2026-10-16 15:37:37
200
原创 【存储小知识】无防呆设计下E1.S/E3.S SSD和插槽如何对齐？
Gen6 E1.S/E3.S SSD测试中，因无防呆设计，插反易烧盘。当前设备稀缺且昂贵，多通过Gen6 HostCard连接多块SSD，线缆接反风险高。金手指上的三角符号或“A1”均标识Pin1起始引脚，为通用标准，用于对齐信号定义。虽服务器接口有防呆缺口，但测试时仍需谨慎，避免误插。建议参考过往高清视频教程，确保正确安装。
2026-10-14 13:49:21
217
原创 二战后的每年存储技术发展大事记
本文梳理了二战后至2026年存储技术的发展脉络，涵盖磁带、磁鼓、硬盘、光存储、NAND闪存、SSD、UFS、NVMe等关键技术和产品演进。从早期磁性介质到三维堆叠NAND、PCIe 5.0/6.0、NVMe 2.4及新型非易失性存储（如3DXPoint、RRAM、DNA存储），系统呈现了存储容量、速度与形态的持续突破。旨在帮助年轻工程师建立完整的技术视野，理解接口、介质与测试背后的逻辑，为深入学习打下坚实基础。
2026-10-12 15:46:37
195
原创 杂谈 UNH IOL 实验室的 NVMe SSD 认证和测试
国产企业级SSD虽通过千项测试全通过，但欲进军全球市场，需提升验证透明度与国际认可度。建议采用SANBlaze测试平台，其与UNH-IOL深度合作，覆盖NVMe、OCP、I2C/I3C/SMBus及NVMe over Fabrics等关键认证，支持预验证与正式测试一致。使用SANBlaze可确保测试结果可复现、报告可追溯，助力产品顺利通过海外客户与实验室认证，加速进入国际供应链。
2026-10-12 15:38:19
388
原创 128 GT/s 开始进入实验室：SerialTek Kodiak PCIe 7.0 分析仪确认 2027 年 Q1 发货
2027年Q1，SerialTek将交付Kodiak PCIe7.0协议测试分析系统，支持128GT/s x16速率，覆盖PCIe7.0与CXL4.0测试。其核心突破在于：通过嵌入式计算、8TB存储与Web架构，实现高速数据本地处理，避免传统分析仪因数据搬运导致效率瓶颈。更关键的是，该系统强调信号完整性保真，确保插入探针不破坏链路性能，并集成功耗分析，实现协议与功耗时间线对齐。同时具备Tester/Exerciser功能，支持自动化测试与异常复现，助力芯片早期验证。尽管尚未获得PCIe7.0官方合规认证，但
2026-10-09 16:36:39
487
原创 【高清视频】Dual-Port SSD怎么放进盘柜里测？Gen5 Switch + 8盘位JBOF实战（二）
本文介绍了一种更接近数据中心环境的Dual-Port NVMe SSD测试方案：在PC+PCIe Gen5 Switch基础上，引入8盘位Gen5 JBOF盘柜，实现统一供电、链路管理与自动化测试。相比直接连接的简易方案，该架构支持多盘管理、独立上电/复位、Dual-Port模式切换及CLI控制，适用于高可用性验证、故障切换与回归测试，显著提升企业级SSD测试效率与真实性。
2026-10-09 16:30:49
278
原创 【高清视频】一块 SSD，两条 PCIe 链路：Dual-Port NVMe SSD测试环境怎么搭？（一）
本文介绍了一种仅用普通PC搭建Dual-Port NVMe SSD测试环境的简易方法：通过PCIe Gen5 Switch卡与专用MCIO转U.2双端口线缆，实现一块SSD的两条PCIe x2链路独立连接。重点强调了正确选择2×2线缆、确保供电完整及通过lspci和nvme list验证双路径识别的重要性。该方案适用于研发验证双端口链路建立、故障切换与NVMe多路径功能，但非真正双主机高可用环境，需注意区分。核心在于先“搭对两条路”，再开展后续测试。
2026-10-09 16:28:14
272
原创 如何测试基于CDFP接口的PCIe 6.0 AOC/AEC/ACC/DAC线缆？
一张Atlas3 CDFP Host Card突破PCIe 6.0 x16长距离传输瓶颈，通过4米被动铜缆（DAC）成功实现稳定Gen6 Link，最差Lane BER达8×10⁻⁸，信号裕量充足。其核心价值不在于“接线”，而是一套可复用的Gen6外部互连测试平台：支持DAC、ACC、AEC、AOC等多种电缆类型，具备独立12V供电、MCU管理、CLI命令行调试、Clock/SSC/Reset控制等能力，适用于Cable厂商、AI加速器、PCIe Switch及服务器团队进行链路验证与系统Bring-up。
2026-10-09 15:43:06
345
原创 芯片流片回来之后 PCIe 6.0 AI 加速卡到底怎么测？
本文围绕PCIe 6.0 AI加速卡的Bringup挑战，系统梳理了从首次上电到稳定运行的关键测试路径。针对高功耗、复杂拓扑与未知异常，提出以协议分析仪（SerialTek Kodiak）为核心，结合主动测试、故障注入、功耗监测与灵活拓扑搭建，实现链路健康度评估、问题可复现、跨团队协同验证。强调“先规划后工具”，建议在设计阶段即布局测量入口，通过完整Trace、CTS测试与电源-协议对齐，提升研发效率，降低依赖运气的调试风险。
2026-10-09 15:36:27
267
原创 【经验分享】PCIe Gen6 开始上光纤了：10 米以后，真正难的不是“通”，而是怎么测
展会中，PCIe 6.0通过10米光纤实现x16链路稳定运行，标志着其正从“板内总线”迈向系统级、机架级互联。随着信号速率提升至64GT/s PAM4，传统铜缆受限，光互连（AOC）成为突破距离与带宽瓶颈的关键。然而，链路拉远后，测试挑战剧增：传统调试手段难以定位跨设备、跨机架的链路问题。因此，协议分析仪（如SerialTek Kodiak）、主动测试仪与合规性测试（CTS）构成完整工具链，实现“看得见、控得住、测得准”。未来，PCIe测试将不再局限于单点验证，而是面向复杂光电混合拓扑的全链路协同验证，推动
2026-10-09 15:31:48
361
原创 【高清视频】E1.S 一旦插反，为什么可能直接烧盘？一张 EDSFF 转接卡讲清楚
Saniffer公号发布8分钟高清视频，详解Gen5 x4 E1.S SSD插入E3.S转接卡时的正确操作。强调E1.S因无防呆设计，反插可能导致烧毁SSD或转接卡。通过对比E3.S与E1.S结构，演示“箭头对箭头”标记法，提醒工程师务必确认方向，避免机械误插引发电气损坏。视频结合实测，揭示高速接口测试中“插对”是安全运行的第一步。
2026-09-21 16:37:46
255
原创 【对话访谈】全球 AI 竞赛、工作变革与人类的未来
在您 2018 年出版的《AI·未来》一书中，您提到了生活中的一场危机：母亲患上阿尔茨海默症，您自己也被诊断出癌症。这段经历教会了您什么？李开复：我一生都是个工作狂。我曾认为工作就是一切，家人可以分到一点时间，但工作永远是最高优先级。生病期间，我意识到了两件事。第一，当我病倒时，是我的家人用无条件的爱照顾我，尽管我以前很少陪伴他们。我意识到，生活不能只有工作。第二，我遇到了一位充满智慧的僧人，他告诉我：“总是想改变世界是危险的，因为你会以此为借口，去追求自我晋升和推广自己的公司。” 这两件事深深唤醒了我。
2026-09-21 16:15:35
132
原创 【经验分享】一张 PCIe Gen6 卡，从点亮到稳定，到底要过多少关？
这也是这次交流中我觉得特别现实的一个问题。现在不少芯片团队的进度已经到了：RTL、Emulation 完成；Silicon 快回来；EVB 开始设计；BSP 团队开始准备；但是实验室里可以随便折腾的 Gen6 Server 环境，却未必同时到位。这时候如果所有测试都等服务器：整个 Bring-up 计划就被 Host 平台卡住了。我们现在比较常用的办法之一，是利用 saniffer 销售的Serial Cables 公司 PCIe Gen6 Switch Card。
2026-09-20 17:59:06
288
原创 【经验分享】Gen6 SSD 来了，协议分析仪到底该怎么选？一次真实技术交流聊透几个关键点
本文深入探讨企业级SSD在PCIe 6.0时代下的调试挑战与解决方案。资深AE工程师强调，协议分析仪不仅是“抓包工具”，更是定位偶发性问题（如掉盘、降速、LinkTraining异常）的核心利器。关键在于：分析仪接入后是否扰动原链路，尤其在64GT/s PAM4高速场景下，透明分路设计至关重要。通过真实案例揭示，问题可能源于背板、Switch或信号完整性，而非SSD本身。针对缺乏Gen6服务器的困境，提出“Gen5 Server + Gen6 Switch”验证方案，实现提前兼容性与协议调试。同时，测试环境
2026-09-17 16:07:16
179
原创 【高清演示】Gen4/5服务器也能抓Gen6？一块E1.S SSD的64 GT/s协议分析现场实录
本文演示了在缺乏PCIe6.0服务器的条件下，利用PCIe4.0服务器与SerialCables PCIe6.0 Switch卡搭建Gen6测试环境，成功实现对Gen6 E1.S SSD的链路建连与协议抓包。通过SerialTek Kodiak分析仪，完整捕获并解码从链路训练、NVMe初始化到读写命令的全过程，同步展示功耗、边带信号与协议事件，验证了“Gen4上行+Gen6下行”可行性。视频强调，仅LinkUp不等于验证完成，需结合错误统计、时序对齐与多维度分析才能定位问题。该方案适用于企业级Gen6 SS
2026-09-17 16:00:05
362
原创 年初一篇论文吓崩内存股之后，KV Cache部署到底对于服务器内存DRAM市场有什么影响？
<think>我们根据用户要求，生成≤150字的文章摘要。需要从长文中提炼核心内容：FMS2026上KVCache成为AI存储热点，其从工程优化升级为内存层级架构设计，影响SSD角色；TurboQuant等技术可压缩KVCache但不改变DRAM短缺格局；2026-2027年内存紧缺源于AI需求、供给谨慎、锁单，预计2027年中消费端缓和，企业级更晚。要控制在150字内，简洁准确。</think>FMS2026上，KVCache已成AI存储核心议题，从HBM到NVMe的分层“Cont
2026-09-08 10:00:42
352
原创 【高清视频】Gen6 SSD真实抓包：0.5米Cable跑64GT/s，FLIT里面到底抓到了什么？
最后软件扫了一眼 NVMe 信息和统计窗口。没有再继续演示复杂 Trigger，也没有故意做 Error Injection。然后视频结束。其实我觉得这样刚好。因为这次想验证的本来就不是：“我们能不能把 PCIe 6.0 协议每一章讲完。0.5 米 MCIO→EDSFF Cable 接上以后，这条 Gen6 链路能不能起来；B0 Gen6 Switch 下游能不能和 Gen6 SSD 正常工作；
2026-08-27 16:52:05
539
原创 【高清演示】国内首次拿到Gen6 E1.S SSD演示SerialTek PCIe 6.0协议分析仪抓包
视频最后切换到 NVMe 视图。这里已经能够看到 NVMe 相关信息。Gen6 SSD 连接完成；↓Switch 下游建立 Gen6 Link；↓Interposer 成功把高速和 Sideband 信号送入 Analyzer；↓Analyzer Capture 到完整 Gen6 Trace；↓完成 PCIe 解码；↓进一步完成 LTSSM 和 NVMe 分析。视频没有继续深入某一条 NVMe Command。因为这次 Demo 的重点不是教大家怎么使用 Protocol Analyzer 软件。
2026-08-27 16:39:15
496
原创 【PCIe科普】PCIe与BIOS（三）：介绍BIOS/UEFI常用的一些术语和历史来源
Option ROM（可选只读存储器）是嵌在一些扩展卡（如 RAID 卡、网卡、显卡）上的一小段固件代码，用来在 BIOS/UEFI 阶段完成设备初始化或引导。比如：RAID 卡上的 Option ROM 会在 POST 时加载，让 BIOS 能看到 RAID 虚拟磁盘；显卡的 Option ROM 会初始化 GPU 并提供显示功能。这是 UEFI 启动流程中的两个关键阶段：阶段缩写英文全称作用PEI预初始化阶段初始化 CPU、内存、芯片组等核心硬件，准备执行更复杂任务DXE。
2026-08-27 14:59:50
336
原创 【PCIe科普】PCIe与BIOS（二）：开机自检流程与 Option ROM 加载机制
特性UEFI BIOS自检方式顺序执行 Option ROM加载 EFI 驱动模块ROM 映射地址固定（如 C0000h）无需固定地址，PE 格式加载执行机制跳转到实模式代码，执行完跳回加载模块并在 EFI 环境运行并发与模块化不支持并发，线性处理支持模块化、链式依赖兼容性老设备兼容性好现代设备普遍支持。
2026-08-27 14:48:12
320
原创 巨头产能已被锁死到 2027！SSD 与内存断崖式缺货，四类存储玩家生存法则
2026 年 8 月，全球存储市场再次走到了历史性的分水岭。8月初刚结束的盛会上，AI 基础设施对超大容量 eSSD、HBM4 以及高性能 DDR5/LPDDR5X 的吞噬速度震撼了整个半导体业界。而回到现货市场，上游原厂 2026-2027 年的产能已被各大云厂商的长协（LTA）彻底锁死，消费类市场“被动上行”的拐点已然全面变现。从 2023 年底惨烈的“面粉比面包贵”倒挂横盘，到 2026 年“无货可供、一天一价”的极度缺货，这场持续近三年的存储狂潮究竟是如何演变的？背后只有 AI 推动吗？
2026-08-24 17:30:39
374
原创 【PCIe科普】PCIe与BIOS（一）：LTSSM初始化是在BIOS POST自检之前吗？
LTSSM 是在 BIOS POST 之前开始的；PCIe 链路必须在 BIOS 扫描设备之前就建立好，否则设备会被认为“不存在”；所以，LTSSM 训练成功与否直接影响 BIOS 和后续系统是否能枚举到该设备。如你在调试 PCIe 设备链路训练失败、或想用类似于SerialTek这种PCIe协议分析仪观察 LTSSM 状态，抓信号的起始点至少是PERST# 拉高之后。
2026-08-21 17:03:38
149
原创 每天用中美AI，十年后差在哪？
每天使用不同 AI，长期以后会不会产生差距？会。但最本质的差距，不是中国 AI 和美国 AI 的国别差距。而是你离全球先进知识源头有多远。如果你每天只看中文二手总结，哪怕总结得再顺，你也会慢慢远离源头。如果你每天借助 AI 直接阅读英文标准、论文、白皮书、代码、会议资料，你会越来越接近源头。如果你还能把这些英文源头内容，用中文讲给客户和工程师听，那你就会形成真正的竞争力。
2026-08-21 16:59:48
281
原创 【产业咨询】迪拜客户准备造SSD：从SMT到产线测试，一次咨询讲透
交流中我举了一个海外渠道商的例子。这家公司从深圳采购 SATA SSD、M.2 NVMe SSD、UFD，然后销往巴西。他们有自己的零售网络。问题是：一些 SSD 卖出去使用一段时间以后开始失效，客户不断退货。会议中我的判断是，这种现象不能简单归因于某一个因素，但如果采购阶段主要依靠价格比较、而生产端筛选不足，质量风险就会明显提高。SSD便宜不难，难的是便宜以后还能把RMA压下来。转写中也正是在这里，话题从“买什么 NAND”正式转到“SMT 后一定要建立筛选流程”。
2026-08-21 16:56:29
323
原创 【交流纪实】已有PPM，Gen6/CXL功耗测试怎么搭？一次选型交流把PPM、PAM和Sideband讲透
会议最后几分钟，双方把下一步行动也确定了。第一：把前面提到的 Gen5/Gen6 实际演示视频发给客户，让客户先看清 PPM、PAM、Adapter 的实际连接方式。第二：是否有客户需要的x8 E3/EDSFF Extension Cable，Gen5和Gen6分别有哪些选择。客户大约只需要三到四根，因此一些并未公开放到网页上的小批量型号，也值得直接向原厂询问。第三：把目前能够确定的：Adapter；Cable；Fixture先整理成一个小型报价表。
2026-08-21 16:50:58
458
原创 【业界进展】PCIe 6.0全球最新进展（截至2026.08.08）
PCIe 6.0技术已从标准发布进入系统验证与早期商用阶段，2025-2026年重点应用于AI服务器、企业级SSD等领域。其核心突破在于PAM4信号、FLIT模式和FEC纠错技术，速率达64GT/s，x16双向带宽约256GB/s。目前测试生态趋于成熟，PCI-SIG已开展官方合规测试。企业级SSD和AI数据中心成为首批落地场景，而消费级产品预计2027年后推出。测试重点转向系统级验证，需结合协议分析、故障注入和功耗测试工具。尽管PCIe 7.0标准已发布，但PCIe 6.0仍是当前产业主要发力方向。 （字
2026-08-14 09:57:42
766
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人