数字先到达寄存器,再提供给加法器
info::操作说明
在 D 中置入要保存的数据, 点击 RA 模块中与 V 处连接的按钮开关以保存数据到 Q 端
注: 此寄存器就是对系统自带的锁存器的一个简单子电路封装
primary::在线交互操作链接
https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/cyjsjdmw-examples/assets/circuit/cyjsjdmw-ch10-04-adder-with-register.txt
原图
用同一排开关既提供被加数、也提供加数
info::操作说明
先设置第一个数, 点击连接 V 信号的按钮开关 Kra 将其保存在 Q 端;
再设置第二个数, 此时不要再点击 V 处的开关, 即可将两数相加.
primary::在线交互操作链接
https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/cyjsjdmw-examples/assets/circuit/cyjsjdmw-ch10-05-share-switch-by-register.txt
原图
加法器的计算结果应当返回寄存器中
info::操作说明
操作同上
另: 因系统实现层面的一些缺陷, 加法器的和反馈回输入端后, 需要增加晶体管防止倒流
注: 因结果 S0~S4 直接回流到 B0~B4, 当加法器上方的 A0~A4 有值时, 结果会不断膨胀变大, 形成振荡.
primary::在线交互操作链接
https://cc.xiaogd.net/?startCircuitLink=https://book.xiaogd.net/cyjsjdmw-examples/assets/circuit/cyjsjdmw-ch10-06-storage-sum-in-register.txt
原图