首先简单介绍下它是干嘛用的。
System Generator是Xilinx公司进行数字信号处理开发的一种设计工具,嵌入了Xilinx的一些模块,可以在MATLAB中的Simulink中进行定点仿真,可以设置定点信号的类型等操作,不过我更看重的是那个可以直接生成HDL文件,然后用于设计Xilinx的FPGA,ISE可以调用,VIVADO也可以调用,不过现在应该搞得比较多的是VIVADO,所以就直接按VIVADO的来玩这个System Generator。
开始安装
System Generator是在安装VIVADO时就可选的,如果安装VIVADO的时候没安,就自己再补安下,可以看以下的操作步骤,先说下,我用的版本是VIVADO 2018.2,之前学VIVADO设计FPGA时安了后就没去更新过了,也不知道新版本的咋个样,估计差不到多少去。
补安设计工具或者器件库都可以从这进入,打开VIVADO,再打开Help下的Add Design Tools or Devices…
然后登录你XILINX的账号进行下载安装(账号直接在官网注册个就行,或者查查有没有跳过该步骤的办法)
进入安装界面后,勾选上图中的System Generat