【数字系统】简单逻辑电路设计：与非门/逻辑门 Quartus II 环境/Verilog 语言/编程+仿真+开发板/FPGA/CPLD/EDA

一、 实验要求

1. 实现二输入与非门电路以及其他简单门电路；

2. 在Quartus II 环境下，运用Verilog HDL 语言进行编程开发，并完成对电路工作情况的仿真模拟；

3. 完成配置程序的下载，并在开发板上对程序进行功能验证。

二、 实验过程步骤

1、设计模块1：二输入与非门nand_gate

        a.模块功能要求

        输入信号a，b，实现与非门功能，输出y=~(a&b)。

        b.实验步骤
        （1）利用wizard新建项目，所选器件为MAX II 系列型号为EPM1270T144C5N的器件。器件根据手头实际的开发板芯片型号来选，一般开发板芯片上第一行大字为Family名称，第二行小字为具体型号。

        （2）新建Verilog文件，名称与模块名一致，保存为nand_gate.v。程序内容如下：

module nand_gate(a,b,y);
input a,b;
output y;

assign y=~(a & b);

endmodule

        （3）将nand_gate.v设为顶层实体后编译，筛查错误直至编译成功。

        （4）新建仿真文件Vector Waveform File，保存为nand_gate.vmf。在左侧节点区右击，Insert→Insert Node or Bus→Node Finder，Filter一栏选中“所有管脚”后，点击L