- 博客(2)
- 收藏
- 关注
RSS订阅原创 可综合的原则
建立可综合模型的原则 要保证Verilog HDL赋值语句的可综合性，在建模时应注意以下要点： （1）不使用初始化语句。 （2）不使用带有延时的描述。 （3）不使用循环次数不确定的循环语句，如forever、while等。 （4）不使用用户自定义原语（UDP元件）。 （5）尽量使用同步方式设计电路。 （6）除非是关键路径的设计，一般不采用调用门级元件来描述设计的方法，建议采用行为语句来完成设计。 （7）用always过程块描述组合逻辑，应在敏感信号列表中列出所
2010-12-22 22:01:00
628
原创 新一代电子设计白皮书
<br /><br />新一代电子设计白皮书<br /> <br />电子设计行业经历了不断的发展，已经进入了一个高度相关，技术驱动的世界。用户对新技术，新产品的需求永无止境。电子产品已经不仅仅是产品，或者先进技术的反映。电子产品已经成为生活方式的一部分，而不是仅仅完成所需的功能。<br />我们的电子设计行业可以满足新一代产品的需求么？一定可以，但不是通过原来的设计理念和流程。新一代的电子产品和过去的不一样，不再是孤立的器件。相反，电子产品从原来是电子设计世界的中心转变成为一个更大的产业环境的卫星环绕式的
2010-12-22 21:50:00
607
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人