16年 408真题复盘与回顾

Briant＿

已于 2022-10-27 14:41:21 修改

阅读量1.1k

点赞数 1

文章标签：考研

于 2022-10-23 19:04:14 首次发布

本文链接：https://blog.csdn.net/The_sec/article/details/127478069

版权

选择题

T4 三对角矩阵，按行展开，除去第一行和最后一行只有2个元素外，其余每行3个元素，算出题设谁给的坐标的前n个元素，由于下标从0开始，所以此元素下标位置+1 -1，刚好是前n个元素个数。

T5 节点与边的个数关系，边数等于节点数减一。度数等于边数等于总节点数-1。 n0=n2+1 表示叶子节点等于度为2的节点数加一。度只表示向下走的边。

T10 B树与B+树

转载：https://blog.csdn.net/FeiChangWuRao/article/details/124311192

T12 翻译程序是指把高级语言源程序转换成机器语言程序（目标代码）的软件。

翻译程序有两种：一种是编译程序，它将高级语言源程序一次全部翻译成目标程序，每次执行程序时，只要执行目标程序，因此，只要源程序不变，就无须重新编译。

另一种是解释程序，它将源程序的一条语旬翻译成对应的机器目标代码，并立即执行，然后翻译下一条源程序语句并执行，直至所有源程序语句全部被翻译并执行完。所以解释程序的执行过程是翻译一句执行一句，并且不会生成目标程序。

汇编程序也是一种语言翻译程序，它把汇编语言源程序翻译为机器语言程序。汇编语言是一种面向机器的低级语言，是机器语言的符号表示，与机器语言一一对应。

链接程序：编译器和汇编程序都经常依赖于连接程序，它将分别在不同的目标文件中编译或汇编的代码收集到一个可直接执行的文件中。

T13 在机器语言中要把数值转为补码形式，2＾15=32768

T15 cache缺失率

转载：http://t.csdn.cn/oMA9x

cache是与主存的关系，cache相当于一个快速副本，缺失时与主存通过交换cache块访问数据。在本题中，主存块共有4B＊1000／16B=250块，cache块共有数据区1KB／块大小16B=64块，只是讨论这64块cache和250块主存关于数据访存时候的关系。

cache通过块交换数据，本题中，块大小是16B，一个int是4B，相当于一个cache块中有4个int数据，一开始cache为空，调入4个int，假设为a[0]，a[1]，a[2]，a[3]，只有a0一开始读缺少，调入后其余数据读写均命中。

题干中a[k]=a[k]+32，等号左边是写，右边是读，所以每个数据均要读一次写一次，共8次，缺失的只有a0的读，所以cache缺少率为1／8=12.5％如若题设为sum=a[k]+32，那么可知数组只有读没有写，所以是访问四次读，缺失是1／4=25％，注意区分。

T16 4000H～5FFFH，（一个16进制可转化为4个2进制）由二进制可知共13个位置的数据发生了偏移，那就是2＾13=8KB的ROM数据。共64KB，可知ram＝64-8=56KB 再做除法可知需要14片8K×4位的ram芯片。

T17 变址寻址中，有效地址EA等于指令字中的形式地址 D 与变址寄存器 I的内容相加之和，即EA= (I)+ D。间接寻址是相对于直接寻址而言的，指令的地址字段给出的形式地址不是操作数的真正地址，而是操作数地址的地址，即EA=(D)。从而该操作数的有效地址是((I)+ D)。

T18 程序计数器(PC)给出下一条指令字的访存地址（指令在内存中的地址），取决于存储器的字数( 4GB/32bit= 2＾30), 故程序计数器(PC) 的位数至少是30位；

指令寄存器（IR)用于接收取得的指令，取决于指令字长( 32位），故指令寄存器CIR) 的位数至少为 32位。

地址寄存器（MAR）取决于地址码长度，数据寄存器（MDR）取决于存储字长。

假设存储空间为128KB，按字编址，计算机字长16位，存储空间128KB为2^17B按字编址，故有2^16个储存单元，所以MAR至少有16位，因为计算机字长为16所以MDR至少有16位。

T20 单周期处理器即指所有指令的指令周期为一个时钟周期，D正确。

因为每条指令的CPI为I, 要考虑比较慢的指令，所以处理器的时钟频率较低，B正确。

单总线结构将 CPU、主存、1/0设备都挂在一组总线上，允许1/0设备之间、1 /0设备与主存之间直接交换信息，但多个部件只能争用唯一的总线，且不支持并发传送操作。单周期处理器并不是可以采用单总线结构数据通路，故 A错误。

控制信号即指 PC 中的内容，PC用来存放当前欲执行指令的地址，可以自动+1以形成下一条指令的地址。在指令执行过程中控制信号不变化.

T22 中断是外部的，如键盘输入等。异常是内部的，如缺页，除数0等。

T23 批处理是将多个数据存进来，按顺序一道道执行，批处理系统无法与计算机直接交互。

T24 甘特图的画法

横坐标，竖坐标，进程，输入，计算，输出有且仅有一个进程能进行，但是可以协同进行，例如这个进程计算时，下个进程能输入，输出。

T26 改进型clock算法访问位的优先级＞修改位

T27 退出临界区唤醒就绪态，陷入死锁不会主动放弃CPU，关中断的话死锁永远无法解除。

T28 段式存储

T29 工作集表示的是往前数n个窗口大小

T30 互斥访问

在同一进程当中才会产生互斥访问，判断的依据在于先后操作的次序是否会改变值。

P1中对 a 进行赋值，并不影响最终的结果，故 a= l 与 a= 2 不需要互斥执行； a= x 与 b=x执行先后不影响a与b的结果，无须互斥执行； X += I与x+=2 执行先后会影响x的结果，需要互斥执行；P, 中的x和P2中的x是不同范围中的X, 互不影响，不需要互斥执行。

T31 spooling（假脱机）技术：是操作系统中采用的一项将独占设备改造成共享设备的技术。

T32 管程：相当于自定义结构体，为了方便实现PV操作，功能：互斥和同步

转载：https://blog.csdn.net/m0_52559870/article/details/124957551

T33 OSI模型

物理层：集线器，中继器，不能隔离冲突域和网络段

数据链路层：网桥，交换机，不能隔离网络段

网络层：路由器，均可隔离

T34 香农公式和奈氏准则

香农：数据传输率，信噪比（S／N ），频率带宽（W）

奈氏准则：在理想低通（没有噪声、带宽有限）的信道中，为了避免码间串扰，极限码元传输率为2WBaud。其中W是理想低通信道的带宽，单位为Hz。若用V表示每个码元离散电平的数目（码元的离散电平数目是指有多少种不同的码元，比如有16种不同的码元，则需要4位二进制位，因此数据传输率是码元传输率的4倍），则极限数据率为：理想低通信道下的极限数据传输率=2Wlog2V (单位：b/s)

奈氏转载：https://blog.csdn.net/qq_43627631/article/details/111240359

香农和奈氏转载：https://blog.csdn.net/qq_41701203/article/details/90341142