微机原理问答题

什么是引脚分时复用？请说出 8086CPU 有哪些引脚是分时复用的？如何分时复用

（1） 8086 的数据线和地址线是分时复用的，所以常把 8086 的总线称为多路总线，即某一时刻总线上出现的是地址，另一时刻总线上出现的是数据。正是这种引脚的分时使用，才能使 8086 用 40 条引脚实现 20 位地址、16 位数据及众多的控制信号和状态信号的传输。
（2）8086CPU 的分时复用的引脚有：地址/数据复用引脚是：AD15–AD0，在总线周期的 T1状态，传送地址信息，在其它状态则传送数据信息；地址/状态复用引脚是：A19/S6–A16/S3，这些引脚在总线周期的 T1 状态输出地址的高 4 位，在总线的 T2、T3、TW 和 T4 状态时，用来输出状态信息。

8086如何响应一个外部的INTR中断请求

在 INTR 中断请求响应条件满足的情况下，
(1) 8086 在连续的两个总线周期中发出INTA中断请求响应信号；
(2) 在第二个 INTA信号期间，中断源经数据总线向 8086 发出一字节的中断类型码，8086 收到中断类型码后放入暂存器；
(3) 8086 保护现场：标志寄存器入栈，清除 IF=0、TF=0 标志位，断点 CS、IP 值入栈；
(4) 8086 将中断类型码乘以 4 后得到中断向量表的入口地址，从此地址开始的 4 个单元中读出中断服务程序的入口地址新的（IP，CS）
(5) 8086 从此地址取指令执行，使控制转向中断处理过程

简述可屏蔽中断和非屏蔽中断、内部中断和外部中断的区别。

（1）受中断标志位控制的可进行允许或禁止操作的中断，称为可屏蔽中断； 必须立刻响应的中断请求，如电源掉电、机器故障等，不受中断标志位控制的中断称非屏蔽中断。
（2）内部中断是指中断源来自主机内部，如运算出错、程序调试和软件中断等；外部中断来自主机之外，往往通过 CPU 的中断请求引脚引入主机，如外部设备、实时时和硬件故障产生的中断等。

什么是中断类型码、中断向量、中断向量表？中断类型码和中断向量有什么关系

中断源的编号为中断类型码。
中断向量是指中断处理程序的入口地址。中断向量表是存放所有类型中断处理程序入口地址的一个默认的内存区域。 在 8086 系统中，中断类型码乘以 4 得到向量表的地址指针，从此处读出 4 字节内容即为中断向量

在对存储器芯片进行片选时，有全译码方式、部分译码方式及线选方式，简述这3种方式各自的概念及优缺点。

①线选法:当存储器容量不大、所使用的存储器芯片数量不多、而CPU寻址空间远远大于存储器容量时，可用高位地址线直接作为存储芯片的片选信号，每一根地址线选通一块芯片，这种方式称为线选法。直观简单，但存在地址空间重叠问题。

②全译码法:除了将低位地址总线直接与各芯片的地址线相连接之外，其余高位地址总线全部经译码后作为各芯片的片选信号。采用全译码法时，存储器的地址是连续的且唯一-确定，即无地址间断和地址重叠现象。

③部分译码法:将高位地址线中的一部分进行译码，产生片选信号。该方法常用于不需要全部地址空间的寻址、采用线选法地址线又不够用的情况。采用部分译码法存在地址空间重叠的问题。

在 8086 组成的系统中，地址线 A0 为什么不参加存储器的片选的片内单元选取？

在 8086 系统中由于外部数据总线是 16 位，而存储器又是按字节编址的，所以把 1M 字节的存储空间分为两个 512K 字节的存储体。一个为低组，用于存放偶地址字节(低字节 组)，一个为高组，用于存放奇地址字节(高字节组)。两个存储体用地址线 A。和高字节允 许信号 BHE 作为低组和高组的选通信号。A 0 ＝0 选通偶地址存储体，偶地址存储体的数据线与数据总线的低 8 位(D 7 —D 0 )相连；BHE＝0 选通奇地址存储体，奇地址存储体的 数据线与数据总线的高 8 位(D 15 一 D 0 )相连。8086CPU 可以访问任何一个存储体，读写 一个字节，也可以同时访问两个存储体，读写一个字。所以 A 0 就不能参加存储芯片的片 内选择线，而是作为存储体的地址译码选择线。

8086 CPU可屏蔽中断的条件

（1）在机器周期的最后一个T状态
（2）在当前指令执行结束
（3）有中断源发出的中断请求
（4）中断总允许位IF = 1，即CPU开中断
（5）申请中断的中断源的中断允许位为1，即中断没有被屏蔽
（6）无同级或更高级的中断正在被服务

8086CPU 的 FLAG 寄存器中，状态标志和控制标志有何不同？程序中是怎样利用这两 类标志的？

状态标志表示算术运算或逻辑运算执行之后，运算结果的状态，这种状态将作为一 种条件，影响后面的操作。控制标志是人为设置的，指令系统中有专门的指令用于控制标志的设置或清除，每个控制标志都对某一特定的功能起控制作用。

什么是中断源？识别中断源有哪些方法？什么是中断？常见的中断源有哪几类？CPU 响应中断的条件是什么？

1. 中断源是引起CPU中断的事件，发出中断请求的来源

2. 识别的方法有：
   中断向量法：每个中断源都有一条中断请求信号线，根据中断向量来指示中断服务程序的入口地址，
   查询中断：多个中断源共用一个中断入口服务程序，通过执行一段查询程序，来确定引起中断的中断源状态，做相应的中断处理

   中断是指 CPU 在正常执行程序时，由于内部/外部时间或程序的预先安排引起 CPU 暂时终止执行现行程序，转而去执行请求 CPU 为其服务的服务程序，待该服务程序 执行完毕，又能自动返回到被中断的程序继续执行的过程。 常见的中断源有：一般的输入/输出设备请求中断；实时时钟请求中断；故障源；数据 通道中断和软件中断。 CPU 响应中断的条件：若为非屏蔽中断请求，则 CPU 执行完现行指令后，就立即响 应中断。CPU 若要响应可屏蔽中断请求，必须满足以下三个条件：①无总线请求；②CPU 允许中断；③CPU 执行完现行指令。

简述 8253 的工作方式和每种方式的特点。

方式 0：计数结束，产生中断
方式 1：可重复触发的单稳态触发器
方式 2：分频器
方式 3：方波发生器
方式 4：软件触发的选通信号发生器
方式 5：硬件触发的选通信号发生器
时钟信号 CLK 的作用：
在 8253 进行定时或计数工作时，每输入 1 个时钟脉冲信号 CLK，便使计数值减 1。 GATE 信号的控制作用如下： 工作方式 GATE 引脚输入状态所起的作用 OUT 引脚 输出状态 低电平 下降沿 上升沿 高电平 方式 0 禁止计数 暂停计数 置入初值后 WR 上升沿开 始计数，由GATE 的上升 沿继续计数 允许计数
计数过程中输出低电平。计数至 0 输出高电平 方式 1 不影响 不影响置入初值后，GATE 的上升沿开始计数，或重新开始计数。 不影响计数输出宽度为 n 个 CLK 的低电平（单次） 方式 2 禁止计数 停止计数 置入初值后，WR 上升沿开始计数，由 GATE 的上升沿重新开始计数允许计数输出宽度为 n 个 CLK 宽度为 1 个 CLK 的负脉冲 方式 3 禁止计数 停止计数置入初值后，WR 上升沿开始计数，由 GATE 的上升允许计数 输出宽度为 n 个 CLK 的方波（重复沿重新开始计数 波形） 方式 4 禁止计数 停止计数置入初值后，WR 上升沿开始计数，由 GATE 的上升沿重新开 始计数允许计数计数至 0，输出宽度为 1 个 CLK 的负脉冲（单次） 方式 5 不影响 不影响置入初值后，GATE 的上升沿开始计数，或重新开始计数。 不影响计数计数至 0，输出宽度为 1 个 CLK 的负脉冲（单次）

在基于 8086 的微计算机系统中，存储器是如何组织的？是如何与处理器总线连接的？BHE 信号起什么作用？

BHE 信号的作用是高 8 位允许引脚。若 BHE 为 0 则表示对一个字进行操作， 即高 8 位有效，若 BHE 为 1 则表示对一个字节进行操作，即高 8 位无效。当起始地址 为奇地址时，一次读写一个字节时， BHE 为 1，A0 状态为 1；当起始地址为偶地址时， 一次读写一个字节时， BHE 为 1，A0 状态为 0；当起始地址为奇地址时，一次读写一个 字时， BHE 为 0，A0 状态为 1；当起始地址为偶地址时，一次读写一个字时， BHE 为 0，A0 状态为 0。

8086CPU 从功能上可分为哪两部分？它们的功能分别是什么？

8086 从功能上分为总线接口部件（BIU）和执行部件（EU）。（5 分） 总线接口部件的功能是负责 CPU 与存储器、I/O 设备间的数据传送。执行部件负责指令的执行。

CPU 与外设间通信为什么需要设置接口电路？

（1) CPU 与外设二者的信号不兼容，包括信号线的功能定义、逻辑定义和时序关系。
（2) CPU 与外设的速度不匹配，CPU 的速度快，外设的速度慢。
（3) 若不通过接口，而由 CPU 直接对外设的操作实施控制，会使 CPU 处于穷于应付 与外设打交道之中，大大降低 CPU 的效率。
（4) 若外设直接由 CPU 控制，会使外设的硬件结构依赖于 CPU，对外设的发展不利

8086CPU 一个基本的总线周期一般由几个时钟周期组成？以读总线周期为例，请说明在每个时钟周期中，CPU 做了哪些工作？

1. 8086 一个基本的总线周期一般由 4 个时钟周期（T1，T2，T3，T4）组成。
2. T1：CPU 向数据/地址分时复用总线上发出访问存储器或 I/O 端口的地址信息。 T2：CPU 从总线上撤销地址，发出 RD读控制信号，使复用总线的低 8 位处于高阻状态。 T3：数据/地址分时复用总线的低 8 位上出现从内存或 I/O 端口读入的数据。 T4：8086 完成数据传送，控制信号变为无效，结束总线周期。

简述 I/O 接口，基本功能是什么？接口内部一般由哪些寄存器组成，硬接口和软接口的含义？

（1）地址译码，选取接口寄存器

（2）接收控制命令，提供工作状态信息

（3）数据缓冲（速度匹配），格式转换

（4）控制逻辑，如中断、DMA控制逻辑、设备操作等。

	1、设备状态寄存器（状态寄存器）
	2、数据缓冲寄存器（数据寄存器）
	3、设备命令寄存器（控制寄存器 

接口是位于主机与外设之间的一些转换电路的总称.是 CPU 与外设交互通信的中间接点，一般由若干组存储单元组成，用于暂存数据发实现 CPU 与外设之间的通信，并有 缓冲的功能用来平衡 CPU 与外设的不匹配。硬接口是用硬件来实现接口的功能，而软接口 是通过程序设计来实现接口的功能的。

中断传送方式的特点

中断：
在CPU执行主程序的时候，由于内外事件，使得CPU暂时中止当前程序的运行，转而去执行中断服务子程序，当子程序执行完后返回主程序的过程，成为中断。

中断传送的过程

DMA传送方式

8237

简述总线的定义

在计算机系统中，各个部件之间传送信息的公共通道叫总线（BUS），按照所传输的信息种类，总线可以划分为数据总线、地址总线、控制总线

简述最小工作模式和最大工作模式的区别

最小工作模式：
单处理器系统，所有总线控制信号都由cpu给出，系统的总线控制逻辑电路减到最小，只有一个微处理器。
最大工作模式：
多处理器系统，所有总线控制信号都由8288给出，有多个处理器，有一个主处理器，还有多个协处理器，如：8287算数协 处理器和8289输入输出协处理器
将 8088/8086 CPU 的第 33 脚接地，系统处于最大模式，当第 33 脚接+5V 时，系统为最小模式。

简述中断嵌套

就是中断系统正在执行一个中断服务时，有另外的优先级更高的中断服务提出中断请求，这时会暂停当前的任务，去执行优先级更高的中断服务，等到执行完毕后再返回优先级低的中断服务。

简述为什么中断响应要保护现场，如何保护？

相对于条件传送和DMA传送，中断传送有哪些优点

什么是变量，变量有哪些属性，如何使用这些属性？

变量是一个可存放数据的存储单元的名子，即存放数据存储单元的地址符号名。变量有三个属性：
〈1〉段属性（SEGMENT）变量段基址通常在定义变量的数据段的 DS 寄存器中。在 指令中它们被隐含使用。
〈2〉偏移属性（OFFSET）是标号或变量所在地址距离段基址的偏移量值。它们在指 令中以显示方式出现。
〈3〉类型属性（TYPE）指变量是按字节、字或双字操作。字节、字和双字分别用 BYTE、 WORD 和 DWORD 定义。

比较说明中断方式与 DMA 方式的异同？

（1）相同点：由随机请求引发。
（2）处理方法的不同：中断方式依靠执行中断处理程序，而 DMA 方式直接依靠硬件实现。
（3）应用场合不同：中断方式适用于中低速 I／O 操作、处理复杂随机事件； DMA 方式适用简单、快速数据传送

什么是有效地址？什么是物理地址？如何由有效地址求得物理地址?

物理地址指 CPU 寻址主存时使用的 20 位地址，它确定了某一实际位置的内存单元。 内存单元物理地址可由段址和段内的偏移量确定。内存单元在段内的偏移量称为有效地址 （EA）。物理地址＝段址×16＋段内的偏移量。

串行异步通信的停止位和空闲位有啥不同

1. 停止位和空闲位都是高电平
2. 停止位是字符格式中规定好的，是传递字符的一部分
3. 两个互相通信的系统，在传输线上没有字符传递时，是高电平，这个高电平称为空闲位

串行和并行的区别

（1）从传送距离上看：并行通信适宜于近距离的数据传送，通常小于 30 米；而串行通信适宜于远 距离的数据传送可以从几米到数千公里；
（2）从传送速度上看：并行通信传送数据的速度比串行通信快得多；
（3）从传送设备和费用上：在远距离传送中通信线路的费用占很大的比重，因而串行通信的费用由于 传送线少，比并行通信的费用低得多。

在 8086 中，逻辑地址、偏移地址、物理地址分别指的是什么？具体说明。

逻辑地址是在程序中对存储器地址的一种表示方法，由段地址和段内偏移地址两部分组成，如1234H：0088H。
偏移地址是指段内某个存储单元相对该段首地址的差值，是一个16位的二进制代码。
物理地址是8086芯片引线送出的20位地址码，用来指出一个特定的存储单元。

外设向 CPU 申请中断，但 CPU 不响应，其原因可能有哪些？

1)该中断请求持续时间太短；
2)CPU 未能在当前指令周期的最后一个时钟周期采样到中断请求信号；
3)CPU 处于关中断状态；
4)该中断级被屏蔽

D/A 转换器和微机接口中的关键问题是什么？对不同的 D/A 芯片应采用何种方法连接？

D/A转换器和微机接口时主要注意两点：
第一要了解所选用的D/A转换器本身是否带有数据锁存器。如果芯片内部带有锁存器可以直接和CPU的数据总线链接。如果芯片内部不带有锁存器，在接口电路中需要通过数据锁存器来连接CPU的数据总线和D/A转换器的数据线。
第二是D/A转换器的位数和所要链接的微机数据总线的位数是否一致。以便在需要加数据锁存器时，加几级数据锁存器，如果CPU的数据总想是8位，使用的是大于8位的D/A转换器，通常采用两级缓冲结构和CPU数据总线链接

“80386 是一个 32 位微处理器”，这句话的涵义主要指的是什么？

指片内寄存器和主要功能部件均为32位，片内数据通路为32位。

随机读写存储器、寄存器间接寻址、控制总线、局部总线、并行传输

1.可以随机的按指定地址向存储单元存入、取出或改写信息，所有单元的读写操作所需的时间完全相等的存储器 ，称为随机读写 存储器 。
2.指令操作数给出的是CPU内部寄存器的代码，而该寄存器存放有操作数的有效地址EA，这种寻址方式称为寄存器间接寻址方式
3.控制总线指传输控制信号、时序信号和状态信号的总线 。
4.局部总线是CPU芯片内部总线延伸 ，主要用于CPU、主存、主存RAM以及快速接口之间的连接，它属于板内总线 。
5.在数据传输过程中 ，一个字或字节的各位同时被传送出去 ，这种传输方式称为并行 。

8086系统中的存储器分为几个逻辑段？各段之间的关系如何？每个段寄存器的作用是什么？

8086CPU 将 1MB 的存储空间分成逻辑段来进行管理：每个逻辑段最小为 16B。 所以最多可分成 64K 个段；每个逻辑段最大为 64KB，最少可分成 16 个逻辑段。各段的起 始位置由程序员指出，可以彼此分离，也可以首尾相连、重叠或部分重叠。 4 个 16 位的段寄存器用来存放每一个逻辑段的段起始地址：CS 中为代码段的起始地 址；DS 中为数据段的起始地址；SS 中为堆栈段的起始地址；ES 中为附加段的起始地址。

BHE 低电平信号的作用是什么？试说明当起始地址为奇地址、偶地址、一次读写一个 字节和一个字时，BHE 和 A0的状态。

BHE 信号的作用是高 8 位允许引脚。若 BHE 为 0 则表示对一个字进行操作，即高 8 位有效，若 BHE 为 1 则表示对一个字节进行操作，即高 8 位无效。当起始地址为奇地址 时，一次读写一个字节时，BHE 为 1，A0 状态为 1；当起始地址为偶地址时，一次读写一 个字节时，BHE 为 1，A0 状态为 0；当起始地址为奇地址时，一次读写一个字时，BHE 为 0，A0 状态为 1；当起始地址为偶地址时，一次读写一个字时，BHE 为 0，A0 状态为 0。

在一个微型计算机系统中，确定采用何种方式进行数据传送的依据是什么？

无条件传送方式主要用于对简单外设进行操作，或者外设的定时是固定的或已知 的场合。条件传送方式主要用于不能保证输入设备总是准备好了数据或者输出设备已经处在可 以接收数据的状态。 中断控制方式主要用于需要提高 CPU 利用率和进行实时数据处理的情况。 DMA 控制方式主要用于快速完成大批的数据交换任务。 在实际工作中，具体采用哪种方式要根据实际工作环境与需要结合各种方式的特点进 行选择。
CPU 与外设进行数据交换的方式有：无条件传送方式、查询传送方式、中断控制方式、直接存储器 存取控制方式（DMA）和通道方式。 (1)程序控制方式: 特点是依靠程序的控制来实现主机和外设的数据传送，可分为无条件传送方式、查询 方式和中断方式。三种方式都是以 CPU 为中心的控制方式，都需要 CPU 执行程序来进行 I/O 数据传送。 ①无条件传送方式：程序简单，所需的硬件和软件都比较少、传送速度快，但必须在确信外设已准备好的 情况下才能使用。 ②查询传送方式：CPU 通过程序不断查询相应设备的状态，状态不符合要求，则 CPU 需要等待；只有当 状态信号符合要求时，CPU 才能进行相应的操作。硬件线路简单，程序易于实现；缺点是 CPU 利用率低 下，实时性差。 ③中断控制方式: 外设在准备就绪的条件下通过请求引脚信号，主动向处理器提出交换数据的请求。CPU 与外设、外设与外设之间能并行工作。一般适合于传送数据量少的中低速外部设备，尤其适合实时控制中 的紧急事件处理，对于高速外部设备的大批量数据传送不适合。
(2)直接存储器存取控制方式（DMA）：CPU 不参加数据传送，而是由 DMA 控制器来实现内存与外设， 外设与外设之间的直接传递。此种方式适用于需要大量数据高速传送的场合。CPU 与外设可以并行工作， 提高了 CPU 的效率。
(3)通道方式：可以实现对外围设备的统一管理和外围设备与内存之间的数据传送。

定时器和计数器有什么相同和不同？

定时器和计数器是同一器件—–计数器，其共同的特点是都有一个计数脉冲输入端，每输入一个脉冲，计数器就进行加 1 或减 1 计数。 若计数器件的计数脉冲的频率固定，则可利用计数实现定时，这就是定时器。 若计数器件的作用仅仅是记录输入脉冲的多少，则称为计数器

在 A/D 转换过程中，采样保持电路有什么作用？在什么情况下可以不使用采样保持电路 ?

采样—保持电路广泛应用于数据采集系统和实时控制系统中，它的功能有两种：
（1）采样跟踪状态：在此期间应尽可能快地接受输入信号，使输出和输入信号相一致
（2）保持状态：把采样结束前瞬间的输入信号保持下来，使输出和保持的信号一致。 由于模/数转换需要一定时间，在转换期间，要求模拟信号保持稳定，因此当输入信号 变化速率较快时，都应采用采样—保持电路，如果输入信号变化缓慢，则可不用保持电路。

8253 的三个计数通道中都有三个引脚—CLK、OUT 和 GATE，请说出这三个信号的功能？

CLK 信号用于输入定时基准脉冲或计数脉冲。
OUT 信号是输出信号，以相应的电平指示计数的完成，或输出脉冲波形。
GATE 信号门控输入，用于启动或禁止计数器的操作，以使计数器和计测对象同步。

汇编语言源程序的语句类型有哪几种？各自的作用和使用规则是什么？

汇编语言源程序的语句类型通常有3种类型，分别是：指令语句、伪指令语句和 宏指令语句。
（1）指令语句是能产生目标代码、CPU可以执行的能完成特定功能的语句，主要由CPU 指令组成。
（2）伪指令语句是种不产生目标代码的语句，在汇编过程中告诉汇编程序应如何汇编。
（3）宏指令语句是一个指令序列，汇编时凡有宏指令语句的地方都将用相应的指令序列 的目标代码插入。

什么是微型计算机的系统总线？定性说明微处理器三大总线的作用。

微型计算机的系统总线是 CPU 与其他部件之间传送数据、地址和控制信息的公共 通道。根据传送内容的不同，系统总线可分成以下 3 种： （1）数据总线 DB（Data Bus)：用于 CPU 与主存储器、CPU 与 I/O 接口之间传送数 据。数据总线的宽度等于计算机的字长。数据总线一般为双向总线，可以向两个方向传输 数据。
（2）地址总线 AB (Address Bus):用于 CPU 访问主存储器和外部设备时传送相关的地 址。地址总线的宽度决定 CPU 的寻址能力。
（3）控制总线 CB (Control Bus)用于传送 CPU 对主存储器和外部设备的控制信号。

简要说明8259A中断控制器中的IRR、ISR和IMR 三个寄存器的功能？

8259A 中断控制器中的 IRR 是 8 位中断请求寄存器。它的功能是用来存放从外 设来的中断请求信号 IR0-IR7，是一个中断源中断请求寄存器。
8259A 中断控制器中的 ISR 是 8 位中断服务寄存器。它的功能是用来记忆正在处理中 的中断级别。当 CPU 正在为某个中断源服务时，8259A 则使 ISR 中相应的位为“1”。当 ISR 全为“0”时，表示 CPU 正执行正常程序，无任何中断服务。
8259A 中断控制器中的 IMR 是 8 位中断屏蔽寄存器。它的功能是用来存放 CPU 送来 的屏蔽信号，当它的某一位或某几位为“1”时，则对应的中断请求就被屏蔽，即对该中断源的有效请求置之不理。

如果 CPU 通过 8255A 端口 C 的某一条线向外部输出连续的方波信号。说出两种实现方法。

两种方法实现：
①8255A 工作于方式 0 时，端口 C 可以指定为输出。每隔 1/2 方波周期改变其中一位的状态，其它位不变。就可以通过端口 C 的某一条线输出连续 的方波。
②用对端口 C 某一位置位/复位的方法实现。即每隔 1/2 方波周期时间，对端口 C 的某一位交替进行置位、复位，即可从端口 C 的某一条线输出连续的方波

简述缓冲器、锁存器、触发器的作用

（1）缓冲器：又称缓冲寄存器。 ①完成速度的匹配，在高速工作的 CPU 与慢速工作的外设间起协调和缓冲作用，实现数据传送的同步。 ②提供一个暂存的空间。它分输入缓冲器和输出缓冲器两种。输入缓冲器是将外设送来的数据暂时存放， 以便处理器将它取走；输出缓冲器是用来暂时存放处理器送往外设的数据。 ③提高驱动能力。 ④信号隔离的作用，消除负载对信号源的影响。
（2）锁存器：利用电平控制数据的传输。 ①缓存。②完成高速的控制器与慢速的外设的不同步问题。 ③解决驱动的问题。
（3）触发器：是最小的记忆单元,能记忆二进制数的一个数位，是寄存器、存储器基本元件。
触发器是计算机记忆装置的基本单元，一个触发器能存储一位二进制代码，也为一个一位寄存器，多个触发器就可以组成一个多位寄存器，而一个寄存器为一个存储单元，多个寄存器组成一个存储器。

什么是地址锁存器、为什么要用他、锁存的是什么信息

（1）地址锁存器是一个暂存器，它根据控制信号的状态将总线上的地址代码暂存起来。
（2）8088/8086 的数据和地址总线采用分时复用操作方式，即用同一总线既传送地址又传送数据。 当微处理器与存储器交换信号时，首先由 CPU 发送存储器的地址，同时发允许锁存信号 ALE 给锁存器， 当锁存器接到该信号后将地址/数据总线上的地址锁存在锁存器中，随后才能传送数据信息。
（3）8088/8086 系统的地址锁存器采用 74LS373/273 或者8282/8283，每片能够锁 8 位地址。

同步传输和异步传输的特点

（1）同步传输方式中发送方和接收方的时钟是统一的；异步传输方式不要求发送方和接收方的时钟完全一样。
（2）异步传输是面向字符的传输，而同步传输是面向比特的传输
（3）异步传输在发送字符时，所发送字符之间的时间间隔是任意的，必须给每一个字符加上开始位和停止位，以便接收端能够正确地将每一个字符接收。而同步传输不允许有间隔，要在传送的多个字符组成的信息帧的开始加上同步字符。
（4）异步传输对时序的要求较低，同步传输通过特定的时钟线路协调时序。
（5）异步传输通信设备简单、便宜，但比同步传输效率低。

什么是PCI总线 ？什么是USB

（1） PCI 总线是微处理机机箱内的底板各个插件板的一种数据传输标准。32/64 位标准总线。PCI 总线是同步且独立于微处理器的，具有即插即用的特性，允许任何微处理器通过桥接口连接到 PCI 总线上。
（2）USB（通用串行总线）是系统之间、系统与外部设备之间的信息通道。成为目前电脑中的标准扩展接口。USB 接口支持设备的即插即用的特性。

微型计算机系统的工作过程

① 首先将程序和数据通过输入设备送入主存储器。
② CPU 自动从程序存放的第 1 个存储单元起，逐步取出程序指令送到控制器去识别，分析译码指令的功 能。
③ 控制器根据指令的含义发出相应的命令（如加法、减法），将存储单元中存放的操作数据取出送往运算 器进行运算，再把运算结果送回存储器指定的单元中。
④ 当运算任务完成后，根据指令将结果送到输出设备输出。
⑤ 总之，微型计算机的基本工作是取值令、分析指令，并根据指令规定的操作类型和操作对象，执行指 令。如此重复，周而复始，直至执行完程序的所有指令，从而实现程序的基本功能。

2164如何用8条地址线在内存中寻址64k个单元

DRAM 地址线采用行地址线和列地址线分时工作，DRAM 对外部只需引出 8 条地址线。芯片内部有地址锁存器，利用多路开关，由行地址选通信号RAS ， 把先送来的 8 位地址送至行地址存器；由随后出现的列地址选通信号CAS 把后送来 8 位地址送至列地址存器。
2164A 数据的读出和写入是分开的，由WE信号控制读写。当WE为高电平时，读出，即所选中单元 的内容经过三态输出缓冲器在 Dout 引脚读出，当WE为低电平时，实现写入。Din 引即上的信号 经输入三态缓冲器对经输入三态缓冲器对选中单元进行写入。

半导体存储器有哪些性能指标

①存储容量:存储器能够存储的二进制数的量。

②存取时间:存取时间是指存储数据的写操作或读取数据的读操作所需要的时间，-般以ns为单位。

③功耗:指每个存储单元所耗的功率，单位为μW/单元，也有用每块芯片总功率来表示功耗的，单位为mW/芯片

④可靠性:是指存储器对电磁场、温度变化等因素的抗干扰能力，一般要求无障碍时间为几千小时以上。

⑤集成度:是指在一块存储器芯片中所制作的基本存储单元数。常以单元/片或位/片来表示。

简述上机调试汇编语言程序的基本步骤。

①编辑汇编语言源程序:使用一种文本编辑软件

(word、记事本、写字板、编译器的编辑窗口)， 编辑保存一个“文件名.ASM”的汇编语言源程序文件。

②汇编源程序:用宏汇编(MASM) 对汇编源程序进行汇编,产生目标程序“文件名.OBJ”。

③连接程序:用连接程序(LINK) 将若干目标模块连同库子 程序连接在一起，产生可执行文件(文件名.EXE) 。

④运行调试: DEBUG程序调试汇编源程序，然后运行。

冯诺伊曼计算机的设计思想

1. 采用二进制，机器用二进制表示数据和指令
2. 存储程序，将程序和数据存放在存储器中
3. 程序控制，计算机在工作时从存储器取指令然后执行，自动完成运算
4. 指令执行是顺序的，一般按照指令在存储器中存放的顺序执行的
5. 计算机由存储器、运算器、控制器、输出和输入设备组成

简述内中断的种类和特点

1. 内部中断成为软件中断，是通过软件调用的不可屏蔽中断，包括溢出、除法出错、单步、INT n 指令等
2. 中断类型码或者包含在指令中或者预先设定好的
3. 不执行INTA总线周期
4. 除单步中断外，其他不可被禁止
5. 除单步外，任何中断都比外部中断的等级高

I\O接口统一编制和独立编制对微处理器有啥要求

• 统一编址对微处理器没有要求，和存储器一样对待
• 独立编址需要CPU专门有访问内存和访问外设的指令，和访问内存的操作和访问外设的操作逻辑

DRAM为什么要刷新，如何进行刷新

DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。由于极间电容的容量很小，充电电荷自然泄露会很快导致信息丢失，所以不断对它进行刷新操作，即读取原内容，放大再写入。存储系统的刷新控制电路提供刷新行地址，将存储DRAM芯片的某一行选中刷新。实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。

一般接口电路中应具有哪些电路器件

（1） 输入、输出数据锁存器和缓冲器，用于解决CPU与外设之间速度不匹配的矛盾，以及起隔离和缓冲的作用。
（2） 控制命令和状态寄存器，以存放CPU对外设的控制命令以及外设的状态信息。
（3） 地址译码器，用于选择接口电路中的不同端口（寄存器）。
（4） 读写控制逻辑
（5） 中断控制逻辑

8259A有几种结束中断处理的方式?各自应用在什么场合?除了中断自动结束方式以外, 其他情况下如果没有在中断处理程序中发中断结束命令，会出现什么问题?

1.8259A 有三种结束中断处理的方式。
2.中断自动结束方式用于只有一片8259A，并且多个中断不会嵌套的情况。普通中断结束方式用在全嵌套情况下及多片8259A的级联系统中。特殊中断结束方式用于循环优先级的8259A中。
3.不发中断结束命令会使8259A认为该中断未结束，从而挡住了低优先级的中断被响应，即中断控制功能不正常。

计算机系统为什么采用二进制

1. 二进制在物理上最容易实现。例如，可以只用高低电平表示“1”和“0”，也可以用脉冲的有无或者脉冲的正负性表示它们。
2. 二进制数用来表示的二进制的编码、计数和加减运算规则简单
3. 二进制数的两个符号“1”和“0”正好和逻辑命题的两个值“是”和“否”或称“真”和“假”相对应，为计算机实现逻辑运算和程序中的逻辑判断提供了便利的条件。

计算机系统的主要性能指标有哪些

主要有字长（8位、16位和32位等）、运算速度（单位：MIPS）、主频（指计算机的时钟频率，单位：GHz）、存储器容量（指存储器中能存储信息的总字节数，单位：MB、GB等）。

8086CPU中地址加法器的重要性体现在哪里

地址加法器是8086CPU的总线接口单元中的一个器件，在8086存储器分段组织方式中它是实现存储器寻址的一个关键器件，地址加法器将两个16位寄存器中的逻辑地址移位相加，得到了一个20位的实际地址，把存储器寻址空间从64K扩大到1M，极大地扩大了微型计算机的程序存储空间，从而大大提高了程序运行效率。

堆栈的作用

1. 提供操作数和保存运算结果
2. 当CPU执行中断或子程序调用时，用来暂存返回主程序的断点地址及保护现场信息
3. 子程序调用时参数的传递

流水线技术，8086怎么实现的

• 流水线是指在程序执行时多条指令重叠进行操作的一种并行处理实现技术。流水线的并行处理是指完成一条指令的各个部件在时间上是可以同时重叠工作，分别同时为多条指令的不同部分进行工作，以提高各部件的利用率来提高指令的平均执行速度。
• 8086 中，指令的读取是在 BIU 单元，而指令的执行是在EU 单元。因为BIU和EU两个单元相互独立、分别完成各自操作，所以可以并行操作。也就是说，在EU单元对一个指令进行译码执行时，BIU 单元可以同时对后续指令进行读取；这就是最简单的指令流水线技术。