计算机组成原理

第一章  计算机系统概念

   1.1.计算机系统简介

      一 .  计算机的软硬件概念

             1.计算机系统：

                   

                    硬件：计算机的实体，如主机，外设等

                    软件：由具有各类特殊功能的信息（程序）组成  

                              系统软件：用来管理整个计算机系统  如 语言处理程序  操作系统  服务性程序  数据库管理系统 网络软件

                                                执行过程中不需要用户的干预

                               应用软件：按任务需要编写的各种程序

                   

         二.计算机系统的层次结构

     三.计算机体系结构和计算机组成

                   计算机体系结构：程序员所见到的计算机系统的属性概念性的结构与功能特性

                             （指令系统   数据类型  寻址技术   I/O机理）

                    计算机组成：实现计算机体系结构所体现的属性  （具体指令的实现）

                                          如 计算机机体系结构中有乘法指令，在计算机组成中如何用逻辑实现乘法指令

  1.2.计算机的基本组成

             ①冯偌依曼计算机的特点     

                      其中  计算机硬件系统由运算器、控制器、存储器（内外存储器）、输入设备和输出设备五部分组成

               

             ② 冯偌依曼计算机硬件框图

        

            ③ 是以存储器为中心的计算机硬件框图

       

         ④  现代计算机硬件框图

       

          ⑤ 计算机的工作步骤

       

       

       

       ⑥  存储器的基本组成  

          

           主存储器：  存储体，MAR（存储器地址寄存器  反映存储单元的个数）, MDR(存储器数据寄存器反映存储字长)  

            存储体 -- 存储单元 -- 存储元件（0/1） 相当于  大楼 -- 房间 -- 床位 （无人/有人）

            存储单元 ：存放一串二进制代码      存储字 ：存储单元中二进制代码的组合

            存储字长：存储单元中二进制代码的位数，每个存储单元赋于一个地址号  

            按地址寻访

          ⑦ 储存器的基本组成

            

      1.3运算器

                 ① 运算器的基本组成及操作过程       (ACC 累加器     MQ  乘商寄存器)

                 

                     加法操作：

                   

                        减肥操作：

                    

                     乘法操作：

                     

                     除法操作：

                     

          1.4 控制器

              控制器的基本组成：

             

            ①取数

             

               

             ②存数

              

              

第3章  总线

     3.1 总线的基本概念

                一. 什么是总线

                              物理上，一根根导线的集合；  逻辑上，分为地址总线、控制总线和数据总线

                              总线是连接各个部件的信息传输线，是各个部件共享的传输介质

               二.总线上信息的传送

                             

                             串行传递速度慢，适用于远距离传输 ，并行传递速度快，适用于近距离传输

               三.总线结构的计算机

                              

                            

                             

         3.2  总线的分类

                  

            

        3.3 总线特性及性能标准

                

 

                                        

            

            

           

        3.4 总线结构

            

–特点：系统中只有一条总线，所有设备都以总线设备的形式连接到这条总线上

–问题：系统工作效率不高

–原因：

大量设备竞争总线使用权

总线设备存在巨大的速度差异

影响计算机的扩展能力

 

             

        通道 也可以进行封装，例如将多个字节组成一个字与主存进行交换；还可以进行数据的校验，利用校验码，检测数据是否对；通道有各自的存储器

             

    双总线结构

–特点：增加一条总线，作为CPU访问存储器的专门通路

–优点：减少了CPU等待访问存储器的开销

    多总线结构

–特点：扩展双总线的设计思想，在系统设置更多的总线

–优点：更有效地解决总线竞争、速度不匹配、驱动能力有限等问题

           

　DMA直接内存存取原理是指外部设备不通过CPU而直接与系统内存交换数据的接口技术，采用DMA方式，解决效率和速度问题，在DMA方式时，CPU把这些总线让出来，即CPU连到这些总线上的线处于第三态--高阻状态，而由DMA控制器接管

   1. 能向CPU发出系统保持（HOLD）信号，提出总线接管请求；

   2. 当CPU发出允许接管信号后，负责对总线的控制，进入DMA方式；

   3. 能对存储器寻址及能修改地址指针，实现对内存的读写操作；

   4. 能决定本次DMA传送的字节数，判断DMA传送是否结束

   5. 发出DMA结束信号，使CPU恢复正常工作状态。

     

               多种外部设备都连在一条扩展总线上，影响外设设备工作速度，如果Cachede 数据是自己所需要的，直接从Cache里面取出，用于主存和cpu,如果没有，则从系统总线进行取出存放在Cache

   

       增加了一条与计算机系统紧密相连的高速总线。在高速总线上挂接了一些高速I/O设备，它们通过Cache控制机构中的高速总线桥或高速缓冲器与系统总线和局部总线相连。在这种结构中，CPU、高速总线的速度以及各自信号线的定一件完全可以不痛，已知各自改变其结构也不会影响高速总线的正常工作

     2.链式查询

            上图有3个主要线为BS(总线忙)，BR(总线请求)，BG(总线同意)，该例子是I/O接口1到n请求总线，步骤为各个接口通过BR进行总线请求，星号传入到总线控制部件，在总线控制部件中通过BG向下查询接口连接情况，碰到第一个请求接口为准，所所以找到了接口1，同意接口1请求总线，占有总线权，然后向总线发出BS,提示总线在忙。通过BG不断向下查询所以叫做链式查询

 3.计数器定时查询

    该图的I/O接口通过BR请求总线的占有权，将请求信息传入到总线控制部件的，在总线控制部件中有个计数器，作用为遍历接口的作用的，计数器从0开始，通过设备地址进行对各个接口进行访问，先访问接口0，接口0没有发出总线请求，然后计算器加1，再去访问接口1，接口1 发出总线请求，总线连接接口1，并且向总线控制部件发出总线忙（BS）

   4.独立请求方式

    该请求方式与上述的请求方式不同，在于每个接口都有自己的请求和总线同意，各个接口通过BR进行总线请求，信息传到总线控制部件，在总线控制部件中有一个排队器，将这些接口在排队器中排队，分配总线控制权，并对某个接口进行应答，再通过BG对该应答的接口同意连接

二.  总线通信控制

 1.目的   

          解决通信双方协调配合问题

2.总线传输周期

申请分配阶段  主模块申请，总线仲裁决定
寻址阶段         主模块向从模块给出地址和命令
传数阶段         主模块和从模块交换数据
结束阶段        主模块撤消有关信息

3.总线通信的四种方式

同步通信     由统一时标控制数据传送
异步通信     采用应答方式，没有公共时钟标准
半同步通信  同步、异步结合
分离式通信   充分挖掘系统总线每个瞬间的乾隆

(1)同步式数据输入

1. 在第一个时钟周期的上升沿，给出地址信号，该地址信号是主模块给出的（该例中是 CPU给出的）
2. 在第二个时钟周期的上升沿，给出读信号，告诉从模块 CPU要从从模块读入数据
3. 在第三个时钟周期的上升沿，从模块必须给出数据信号，并通过数据总线传输
4. 在第四个时钟周期的上升沿，数据信号和控制信号撤销
5. 在第四个时钟周期结束的时候，地址信号撤销

(2)同步式数据输出

1. 在第一个时钟周期的上升沿，给出地址信号
2. 在第一个时钟周期的下降沿，给出数据信号
3. 在第二个时钟周期的上升沿，给出写信号，向从模块进行数据写入
4. 在第三个时钟周期的上升沿，作写入操作
5. 在第四个时钟周期的上升沿，数据信号和控制信号撤销
6. 在第四个时钟周期结束的时候，地址信号撤销

(3)异步通信

不互锁
主模块发出通信请求，从模块接收后进行应答。之后主模块撤销请求信号，从模块也撤销应答信号
主模块不管是否收到应答信号，经过一定的时延后都会撤销请求信号
从模块不管主模块是否收到应答信号，经过一定的时延后都会撤销应答信号
半互锁
主模块发出通信请求，从模块接收后进行应答，主模块接收应答信号后撤销请求信号；如果接收不到，请求会一直保持
后果：可能造成请求信号一直高电平
全互锁
主模块发出通信请求，从模块接收后进行应答，主模块接收应答信号后撤销请求信号，只有主模块撤销请求后，从模块才会撤销应答信号
如果传输过程中发现数据出错，半互锁、全互锁可以请求从模块重新发送和接收数据

(4)半同步通信(同步、异步结合) 
同步  发送方用系统时钟前沿发信号    接收方用系统时钟后沿判断、识别
异步 允许不同速度的模块和谐工作     增加一条‘等待”响应信号WAIT

以输入数据为例的半同步通信时序
T主模块发地址
T2主模块发命令
TW当WAIT为低电平时，等待一个T
T当 WAIT为低电平时，等待-一个T（直到WAIT为高电平，就进入T3）
T3从模块提供数据
T从模块撤销数据，主模块撤销命令

当从设备的数据没有准备好时，需要wait给个低电平Tw，等待数据放在总线上。

(4)半同步通信(同步、异步结合)

.上述三种通信的共同点
一个总线传输周期(以输入数据为例)
●主模块发地址、命令 占用总线
●从模块准备数据      不占用总线总线空闲
●从模块向主模块发数据占用总线
 

  (5)分离式通信

充分挖掘系统总线每个瞬间的潜力
一个总线传输周期
子周期1：主模块申请占用总线，使用完后即放弃总线的使用权
子周期2：从模块（可以当作主模块）申请占用总线，将各种信息送至总线上

分离式通信特点
     1.各模块有权申请占用总线
     2.采用同步方式通信，不等对方回答
     3.各模块准备数据时，不占用总线
4.总线被占用时，无空闲.
 

第4章  存储器