山东大学数字逻辑实验2全加器（含原理图和实物图）

实验目的

（1）学习组合电路的设计方法；

（2）了解全加器的构成和工作原理；

（3）熟悉 EDA 工具软件的使用方法。

实验设备及器件

（1）操作系统为 WINDOWS XP 的计算机一台；

（2）数字逻辑与计算机组成原理实验系统一台；

（3）二输入四与非门 74LS00 和二输入四异或门 74LS86。

实验内容及说明

本实验要求利用两输入与非门和异或门设计一个 1 位二进制全加器，其中 a 为被加数、b 为加数， ci 为低位来的进位，s 为本位和，co 为向高位的进位，图 3.4 为 1 位二进制全加器的框图，原理图如 图 3.5 所示。

实验步骤

（1）原理图输入：根据图 3.5 电路，采用图形输入法在计算机上完成实验电路的原理图输入。 （2）管脚定义：根据图 3.1 硬件实验平台资源示意图和附录一 平台资源和 FPGA 引脚连接表完 成原理图中输入、输出管脚的定义。输入a引脚号PIN_77对应开关K0,b引脚号PIN_80对应开关K1，ci引脚号PIN_81对应开关K2；输出s引脚号PIN_143对应发光二极管指示灯LR1,co引脚号PIN_142对应发光二极管指示灯LR0。

（3）原理图编译、适配和下载：在 QuartusⅡ环境中选择 EP2C8Q208C8 器件，进行原理图的 编译和适配，无误后完成下载。

（4）全加器的调试： 根据全加器的真值表，使用输入开关为全加器输入赋值，观察输出本位和 S 及向高位进位 CO 的值是否正确。

（5）生成元件符号。

实验结果

输入a为1，b,ci为0，输出s为1，co为0。即打开K0，关闭K1K2，LR1亮，LR0不亮，符合预期

输入a,b为1，ci为0，输出s为0，co为1。即打开K0K1，关闭K2，LR1不亮，LR0亮，符合预期

输入a,b,c为1，输出s为1，co为1。即打开K0K1K2，LR1和LR0都亮，符合预期

波形图

选作内容

设计一个逻辑电路来判断四位 BCD 码中“1”的个数是否为奇数，是奇数输出结果为“1”，是偶 数输出结果为“0”。

原理图输入

管脚定义

输入a引脚号PIN_77对应开关K0,b引脚号PIN_80对应开关K1，c引脚号PIN_81对应开关K2，d引脚号PIN_82对应开关K3；输出E引脚号PIN_142对应发光二极管指示灯LR0。

实验结果

输入a为1其余为0，输出E为1，即K0打开其余关闭，LR0亮，符合预期

输入a,c为1，b,d为0，输出E为0，即K0K2打开，K1K3关闭，LR0不亮，符合预期

波形图