Star223333-CSDN博客

原创山东大学计算机组成原理实验12时序系统实验（含原理图，引脚分配，输入输出）

设计控制器，开关数据为移位器预置 0001。选用适当方案，设计出实验线路图。设计试验步骤。利用指示灯观察实验现象，写出实验报告。计数器可以采用74LS161；译码器采用 74LS138；移位寄存器采用 74LS194；反相器采用 74LS04。

2024-08-29 12:12:14 644

原创山东大学计算机组成原理实验11节拍脉冲发生器时序电路实验（含原理图，引脚分配，输入输出）

（1）连续节拍发生电路设计设计工程文件，硬件电路如图11-1所示。使实验平台工作于模式5，主系统时钟源接4Hz，键8控制RST1，高电平时可以看到，发光管D1、D2、D3、D4分别显示T1、T2、T3、T4的输出电平，锁定引脚并硬件下载测试。引脚锁定后进行编译、下载和硬件测试实验。将实验过程和实验结果写进实验报告。 (2)单步节拍发生电路设计用单步节拍发生电路可以对微程序进行单步运行调试，电路如图11-3所示。该电路每当RST1出现一个负脉冲后，仅输出一组T1、T2、T3、T4节拍信号，直到RST1出

2024-08-29 10:01:20 1054

原创山东大学计算机组成原理实验10二进制补码加法器实验（含原理图，引脚分配，输入输出）

设计二进制补码加法器，数据宽度为 4 位，设计出实验线路图。设计试验步骤。使用开关进行数据加载，完成补码加、减运算。符号位运算采用双符号位，累加器应有清零控制。通过指示灯观察运算结果，记录实验现象，写出实验报告。累加器选用一片 74LS273；加法器用两片 74 LS283；原、反码控制器用一片 74LS86。溢出判断用一片 74LS86。键 1-键 4 为输入数据 a1-a4，DOUT1 为输入 f，键 5 键 6 为输入 c1,c2，键 7 为输入 CLR，键 8 为输入 CLK。

2024-08-28 12:09:08 1458

原创山东大学计算机组成原理实验实验实验9RAM扩展实验（含原理图，引脚分配，输入输出）

实验内容（1）采用实验 8 所设计的 256 x 4 的 RAM 的结构（参考实验 8 生成器件），构成 1K x8 的存储器。根据课本第 4 章的内容自行设计实现方案。（2）实验 8 中，因为 RAM 的数据输入和数据输出是不同的端口，设计时不用隔离器件。要利用 2-4 译码器 74139。（3）选择五个不连续的存贮单元地址，分别存入不同内容，作单个存贮器单元的读/写操作实验。

2024-08-28 11:56:33 559

原创山东大学计算机组成原理实验8RAM实验（含原理图，引脚分配，输入输出）

在 FPGA 中利用嵌入式阵列块 EAB 可以构成存储器，RAM 的结构如图。数据从 sram 的左边 d[7..0]输入，从右边 q[7..0]输出，R/W 为读/写控制信号端。当输入数据和地址准备好以后，在 inclock 是地址锁存时钟，当信号上升沿到来时，地址被锁存，数据写入存储单元。数据的读出控制是从 a[7..0]输入存储单元地址，在 CLK 信号上升沿到来时，该单元数据从 q[7..0]输出。R/W 是读/写控制端，低电平时进行读操作，高电平时进行写操作；CLK 是读/写时钟脉冲信号

2024-08-27 15:50:52 459

原创山东大学计算机组成原理实验7ROM实验（含原理图，引脚分配，输入输出，含选做）

（1）掌握FPGA中lROM的设置，作为只读存储器ROM的工作特性和配置方法；（2）用文本编辑器编辑mif文件配置ROM，学习以mif格式文件加载于ROM中；（3）在初始化存储器编辑窗口编辑mif文件配置ROM；（4）验证FPGA中ROM的功能。实验中主要掌握三方面的内容：1、ROM的参数设置；2、ROM中数据的写入，即初始化文件的编写；3、ROM的实际应用，在实验台上的调试方法。参考《中的ROM的设计过程。

2024-08-27 15:42:49 888

原创山东大学计算机组成原理实验6七段译码设计（含原理图，引脚分配，实验结果输入输出）

山东大学计算机组成原理实验6七段译码设计（含原理图，引脚分配，实验结果输入输出）4位计数器连接 7 段译码，多数码管进行显示控制。设计工程文件，使实验平台工作于模式 6，锁定引脚并硬件下载测试，输入引脚 clock0 绑定于键 8，输入引脚 rst0绑定于键 7，清零引脚绑定于键 6，输出引脚 led[6..0]绑定于数码 8。引脚锁定后进行编译、下载和硬件测试实验。将实验过程和实验结果写进实验报告。

2024-08-25 09:59:20 748

原创山东大学计算机组成原理实验5四位补码运算器（含原理图，引脚分配，实验结果输入输出）

山东大学计算机组成原理实验5四位补码运算器（含原理图，引脚分配，实验结果输入输出）本实验要求设计一个能够实现补码加法、减法、左移、右移、直接传送等功能的四位补码运算器，图5为四位补码运算器的电路框图,图中，移位器具有左移、右移和直接传送功能。实验时，图5中的元件可直接调用，其中R0、R1、R2四位寄存器可直接调用元件库中的4D寄存器74173（设计原理图时74173的G1N、G2N、MN、NN和CLR管脚接地），移位器可调用本章实验4中设计的移位器元件，四位加法器可调用本章实验3中设计的补码加法器元件。

2024-08-24 08:50:25 852

原创山东大学计算机组成原理实验4移位器（含原理图，引脚分配，实验结果输入输出）

山东大学计算机组成原理实验4移位器（含原理图，引脚分配，实验结果输入输出）本实验要求采用传送方式实现二进制数的移位电路。图4给出了可对四位二进制数实现左移1位（×2），右移1位（÷2）和直接传送功能的移位线路，这也是运算器的主要功能。在LM（左移）的控制下可实现左移1位，空位补0。在RM（右移）的控制下可实现右移1位，空位补0。在DM（直送）的控制下可实现直接传送。

2024-08-24 08:41:03 381

原创山东大学计算机组成原理实验3补码加法器（含原理图，引脚分配，输入输出，含选做）

实验内容及说明本实验要求采用一位全加器和异或门设计一个四位二进制补码加法器，操作数和运算结果均采用补码表示，该加法器要求可做补码加法，也可做补码减法运算。在补码运祘中：（X)补十（Y)补＝（X十Y)补（X)补 -（Y)补＝（X)补十（-Y)补图3是四位补码加法器的原理图，图中SUM3-SUM0表示四位和数，C4为向高位的进位，A3-A0为A操作数，B3-B0为B操作数，C0为低位来的进位， K为控制端，当K为高电平时，执行减法运算，K为低电平时，执行加法运算。

2024-08-23 09:14:36 1160

原创山东大学计算机组成原理实验2逻辑运算电路（含原理图，引脚分配，输入输出，含选做）

山东大学计算机组成原理实验2逻辑运算电路（含原理图，引脚分配，输入输出，含选做）本实验要求设计一个能实现 1 位逻辑乘 ab、逻辑或 a+b、半加(a 异或 b)的逻辑运算电路。图 2 为实现上述逻辑功能的电路原理图，其中参与运算的两个 1 位二进制数为 a 和b，and、xor 和 or 分别为与运算、异或运算和或运算控制输入端。选做部分：利用一位逻辑运算的结果实现两个 4 位二进制数 A（a3a2a1a0）和B(b3b2b1b0)的逻辑运算并生成元件符号。使平台工作于模式 5，当按键开关不足时

2024-08-22 08:24:32 627

原创山东大学计算机导论与程序设计基础限时测试三/作业三

山东大学计算机导论与程序设计/程序设计基础的现实测试三和作业三A : 旋转数组B : 链表的公共结点A : 判断2的幂B : 删除链表重复结点

2024-08-20 10:19:05 1216

原创山东大学计算机导论与程序设计基础实验11-12

山东大学计算机导论与程序设计/程学设计基础实验11-12斐波那契序列递归折半查找递归寻找最大值递归寻找假币贪心链表相关操作

2024-08-19 10:58:13 1644

原创山东大学计算机导论与程序设计基础限时测试二和作业二

计算机导论与程序设计/程序设计基础限时测试二，作业二。A : 最大子数组和 B : 字符串乘法A : 谁笑到最后 B : 字符串浮点加法

2024-08-16 09:24:51 768

原创山东大学计算机导论与程序设计基础实验5-9

计算机导论与程序设计/程序设计基础实验5-9A : 实验5 字符串的输入输出B : 实验5 复数转换C : 实验6 整数的进制转换D : 实验6 浮点数的进制转换E : 实验7 递推F : 实验7 线性同余法G : 实验9 排序H : 实验9 查找I : 实验9 蒙特卡罗算法

2024-08-15 09:25:14 1523

原创山东大学计算机导论与程序设计基础练习1

山东大学计算机导论与程序设计/程序设计基础练习一A : 判断回文数B : 寻找加数C : H的电动车D : 子串排序

2024-08-14 09:52:55 580

原创山东大学计算机导论与程序设计基础限时测试一

山东大学计算机导论与程序设计/程序设计基础限时测试一A:简单罗马数字B : 完全平方数C : 颜色分类D : 简单括号匹配

2024-08-13 09:29:43 655

原创山东大学计算机导论与程序设计基础实验1-4

山东大学程序设计基础，计算机导论与程序设计OJ实验。标准数学函数使用标准输入输出及数字的机内表示今有物不知其数喝不完的啤酒输出乘法口诀表圆周率的近似值简单矩阵运算简单背包问题

2024-08-12 11:35:02 1142

原创山东大学计算机系统原理实验二进制炸弹拆除

要求根据反汇编指令分析程序运行需要的参数，即需要正确的输入，以拆除炸弹。根据通过的关卡数目评判最终的实验得分。(1) 熟悉 MIPS 指令集；(2) 根据反汇编程序可以分析程序的功能和执行流程；(3) 熟悉 GDB 调试工具，帮助程序理解。

2024-08-10 09:55:29 1405

原创山东大学计算机组成原理实验14综合实验（含原理图，实验结果实物图，结论分析）

山东大学计算机组成原理实验14综合实验（含原理图，实验结果实物图，结论分析）实验内容及说明CPU综合实验电路包括运算器电路和控制器电路。图14-1给出了CPU综合实验结构框图。运算器由三个寄存器R0、R1、R2、移位器、加法器等构成，并组装在一起构成ALU算术逻辑运算部件，参照四位补码运算器电路框图所示。

2024-08-09 09:08:05 1032

原创山东大学计算机组成原理实验13控制器实验（含原理图，实验结果实物图，结论分析）

山东大学计算机组成原理实验13控制器实验（含原理图，实验结果实物图，结论分析）目前控制器设计大都采用微程序设计方法，又称存储逻辑控制器。微程序控制器电路结构如图13-1所示。它由控制存储器CROM、微程序μPC计数器和微指令寄存器μIR构成。其中，微程序计数μPC向控制存储器提供8位微地址，在控存读信号μRD‘的作用下，读出一条长24位的微指令代码，并在打入命令CPμIR的作用下，送入μIR。

2024-08-08 09:27:35 703

原创山东大学计算机网络实验Wireshark Lab:TLS v8.1（含问题答案）

山东大学计算机网络实验Wireshark Lab:TLS v8.1（含问题答案）在本实验中，我们将研究传输层安全性(称为TLS)以及TLS提供的身份验证、数据完整性和机密性服务的各个方面。TLS是现已弃用的安全套接字层(SSL)的继承者。因此，最好使用v8.1 TLS Wireshark实验室，而不是v8.0 SSLWireshark实验室。

2024-08-07 10:06:12 1788

原创山东大学数字逻辑实验8中规模集成电路功能器件（含原理图的设计方法与完整图，含管脚定义和结果实物图）

山东大学数字逻辑实验8中规模集成电路功能器件（含原理图的设计方法与完整图，含管脚定义和结果实物图）在掌握数据选择器功能表示和使用方法的基础上，要求使用 4 选 1 数据选择器 74LS153 实现逻辑函数 F(x4,x3,x2,x1)=∑(0,1,4,6,9,10,11)。在 Quartus II 器件 74LS153 中，GN 为使能端，A，B 为数据选择端（B 为高位、A 为低位），C0、 C1、C2、C3 为数据输入端，Y 为输出端。要求给出使用数据选择器实现逻辑函数的设计方法，并做出相应的原

2024-08-06 08:43:30 595

原创山东大学数字逻辑实验8节拍发生器（含原理图，管脚定义和结果实物图）

山东大学数字逻辑实验8节拍发生器（含原理图，管脚定义和结果实物图）本实验采用层次化的方法进行设计，在顶层电路中直接调用实验 7、实验 4 中完成的计数器元件符号和译码器元件符号作为底层电路元件使用，图 3.14 是该节拍发生器的顶层电路原理图。

2024-08-05 09:03:06 471

原创山东大学数字逻辑实验7异步模8加1计数器（含原理图，管脚定义和结果实物图）

山东大学数字逻辑实验7异步模8加1计数器（含原理图，管脚定义和结果实物图）本实验要求设计一个异步模 8 加 1 计数器，其中 CLK 为计数脉冲输入，CLR 为复位输入，q2-q0为计数器的输出。

2024-08-02 12:02:19 613

原创山东大学数字逻辑实验6同步模4可逆计数器（含原理图，管脚定义和结果实物图）

山东大学数字逻辑实验6同步模4可逆计数器（含原理图，管脚定义和结果实物图）在掌握同步时序逻辑电路设计方法的基础上，要求采用 D 触发器、二输入与非门、三输入与非门和异或门设计一个可逆模 4 计数器，其框图如图 3.11 所示，其中 CP 为计数脉冲输入端，CON 为可逆计数器的控制端（CON=1 进行加计数，CON=0 进行减计数），Q2Q1 位计数输出端，Z 为进位端。同步模 4 可逆计数器原理图如图 3.12 所示

2024-08-01 15:31:18 708

原创山东大学数字逻辑实验5八位寄存器（含原理图，管脚定义和结果实物图，含两道附加题）

山东大学数字逻辑实验5八位寄存器（含原理图，管脚定义和结果实物图，含两道附加题）本实验要求采用 D 触发器设计一个 8 位的寄存器，其中 d7—d0、q7—q0 分别为寄存器的输入和输出，cp 为寄存器的时钟脉冲。附加1利用与非门构成同步D触发器附加2实现八位扭环计数器，判断电路是否是自启动的，实验异步置位端PRN，异步置零端的作用。

2024-07-31 17:35:17 735

原创山东大学数字逻辑实验4译码器（含原理图，管脚定义和结果实物图）

山东大学数字逻辑实验4译码器（含原理图，管脚定义和结果实物图）本实验要求完成一个 3 线－8 线译码器的设计。其中 i2-i0 为译码器输入端，y7-y0 为译码器输出端。图 3.7 为三线―八线译码器的框图，图 8 给出了三线―八线译码器的原理图。

2024-07-30 14:56:06 717

原创山东大学数据结构与算法实验13最小生成树（Prim算法/Kruskal算法）

山东大学数据结构与算法实验13最小生成树（Prim算法/Kruskal算法）使用 prim 算法实现最小生成树使用 kruskal 算法实现最小生成树

2024-07-29 09:58:40 1042

原创山东大学数据结构与算法实验12图（图论基础）

山东大学数据结构与算法实验12图（图论基础）题目描述创建无向图类，存储结构使用邻接链表，提供操作：插入一条边，删除一条边，BFS，DFS。

2024-07-28 10:04:26 429

原创山东大学数据结构与算法实验11搜索树（二叉搜索树）

山东大学数据结构与算法实验11搜索树（二叉搜索树）题目描述创建带索引的二叉搜索树类。存储结构使用链表，提供操作:插入、删除、按名次删除、查找、按名次查找、升序输出所有元素。

2024-07-27 09:51:07 809

原创山东大学数据结构与算法实验10堆及其应用（堆的操作/霍夫曼编码）

山东大学数据结构与算法实验10堆及其应用（堆的操作/霍夫曼编码）创建最小堆类。最小堆的存储结构使用数组。提供操作:插入、删除、初始化。题目第一个操作是建堆操作，接下来是对堆的插入和删除操作，插入和删除都在建好的堆上操作。

2024-07-26 11:57:37 1084

原创山东大学数字逻辑实验3十进制数加法器（含原理图，管脚定义和结果实物图）

本实验要求在掌握四位并行加法器 74283 使用方法和理解余 3 码运算法则的基础上，利用 4 位二进制并行加法器 74283 和六非门 7404 设计一个用余三码编码的 1 位十进制数加法器，并通过发光二极管显示加法结果。余三码编码的 1 位十进制数加法器原理图如图 3.6 所示，其中 A4-A1 和 B4-B1 为两个余三码编码表示的加数，CIN 为低位来的进位，SUM4-SUM1 为余三码编码表示的和数，COUT 为向高位的进位

2024-07-25 11:25:54 702

原创山东大学数字逻辑实验2全加器（含原理图，管脚定义和结果实物图，选做）

山东大学数字逻辑实验2全加器（含原理图，实物图和选做）实验内容及说明本实验要求利用两输入与非门和异或门设计一个 1 位二进制全加器，其中 a 为被加数、b 为加数， ci 为低位来的进位，s 为本位和，co 为向高位的进位，图 3.4 为 1 位二进制全加器的框图，原理图如图 3.5 所示。

2024-07-24 15:11:03 1032

原创山东大学数据结构与算法课程设计第2部分实验二项堆的实现和分析（配图，配代码，详细注释，时间复杂度分析）

山东大学数据结构与算法课程设计第2部分实验二项堆的实现和分析（配图，配代码，详细注释，时间复杂度分析）（1）设计二项堆ADT，其上的基本操作包括：Make Heap (x), Find-Min, Union，Insert，Extract-Min，Decrease Key (x)，Delete。（2）实现二项堆ADT，包括实现二项堆的存储结构以及其上的基本操作，并分析基本操作的时间复杂性。（3）实现二项堆ADT的基本操作演示（要求应用图形界面）。

2024-07-23 16:03:27 1069

原创山东大学数字逻辑实验1数据选择器（含原理图，管脚定义和结果实物图）

数据选择器是指从多路数据输入中选择一路作为输出，本实验要求设计一个从三路输入中选择一路作为输出的三选一的数据选择器，其中每路输入和输出都为四位数据。图 3.2 所示为三选一数据选择器的框图，图中：A=a3a2a1a0，B=b3b2b1b0，C=c3c2c1c0，为三路四位数据输入端，Y=y3y2y1y0为一路四位数据输出端，CY、BY、AY 为数据选择器的选择输入端。

2024-07-22 11:35:04 648

原创山东大学数据结构与算法实验9二叉树操作（二叉树基础/二叉树遍历）

山东大学数据结构与算法实验9二叉树操作（二叉树基础/二叉树遍历）A二叉树基础：创建二叉树类。二叉树的存储结构使用链表。提供操作：前序遍历、中序遍历、后序遍历、层次遍历、计算二叉树结点数目、计算二叉树高度，其中前序遍历要求以递归方式实现，中序遍历、后序遍历要求以非递归方式实现。B二叉树遍历：接收二叉树前序序列和中序序列(各元素各不相同)，输出该二叉树的后序序列。

2024-07-21 09:45:57 1252

原创山东大学数据结构与算法实验8散列表（线性开型寻址/链表散列）

山东大学数据结构与算法实验8散列表（线性开型寻址/链表散列）给定散列函数的除数D和操作数m，输出每次操作后的状态。有以下三种操作：插入x，若散列表已存在x，输出“Existed”，否则插入x到散列表中，输出所在的下标。查询x，若散列表不含有x，输出“-1”，否则输出x对应下标。删除x，若散列表不含有x，输出“Not Found”，否则输出删除x过程中移动元素的个数。给定散列函数的除数D和操作数m，输出每次操作后的状态。有以下三种操作：插入x，查询x，删除x。

2024-07-20 11:59:23 1223

原创山东大学数据结构与算法实验6栈（计算表达式）实验7队列（卡片游戏）

山东大学数据结构与算法实验6栈（计算表达式）创建栈类，采用数组描述；计算数学表达式的值。输入数学表达式，输出表达式的计算结果。数学表达式由单个数字和运算符+、-、*、/、(、) 构成，例如2+3*(4+5)-6/4。假定表达式输入格式合法实验7队列（卡片游戏）创建队列类，使用数组描述的循环队列，假设桌上有一叠扑克牌，依次编号为 1-n（从上至下）。当至少还有两张的时候，可以进行操作：把第一张牌扔掉，然后把新的第一张（原先扔掉的牌下方的那张牌,即第二张牌）放到整叠牌的最后。输入 n，输出最后剩下的牌。

2024-07-19 15:13:44 1508

原创山东大学数据结构与算法实验5数组和矩阵（稀疏矩阵）

山东大学数据结构与算法实验5数组和矩阵（稀疏矩阵）创建稀疏矩阵类（参照课本 MatrixTerm 三元组定义） ,采用行主顺序把稀疏矩阵非 0 元素映射到一维数组中,提供操作:两个稀疏矩阵相加、两个稀疏矩阵相乘、稀疏矩阵的转置、输出矩阵。键盘输入矩阵的行数、列数;并按行优先顺序输入矩阵的各元素值,建立矩阵;对建立的矩阵执行相加、相乘、转置的操作,输出操作的结果矩阵。

2024-07-18 15:43:28 1846

山东大学数据结构与算法课程设计实验2外排序实验报告（配图，配代码，详细解释，时间复杂度分析）

山东大学数据结构与算法课程设计实验2外排序实验报告（配图，配代码，详细解释，时间复杂度分析）含数据结构与算法描述（整体思路描述，所需要的数据结构与算法）测试结果（测试输入，测试输出）实现源代码（本实验的全部源程序代码，程序风格清晰易理解，有充分的注释）问题描述：应用竞赛树结构模拟实现外排序。基本要求：（1）设计并实现最小输者树结构ADT，ADT中应包括初始化、返回赢者，重构等基本操作。（2）应用最小输者树设计实现外排序，外部排序中的生成最初归并串以及K路归并都应用竞赛树结构实现；（3）随机创建一个较长的文件作为外排序的初始数据；设置归并路数以及缓冲区的大小；获得外排序的访问磁盘的次数并进行分析。可采用小文件来模拟磁盘块。

2024-08-12

计算机网络教材“Computer Networking A Top-downApproach”第六版课后习题答案

计算机网络课后习题指导答案为中文版，问题含英文原文。本书系陕西师范大学内部教学参考使用，编者对教程所包含内容没有权利要求,一切权利归 Computer Networking A Top-down Approach 6th edition 原作者及出版社所有。本书由王涛、秦石醉、张阳阳、张敏江等人编著,部分内容参考自网络公开资源编写过程难免有错误，请谅解，本书习题基于英文经典计算机网络教材“Computer Networking A Top-downApproach”第六版。

2024-08-06

山东大学数据结构与算法课程设计实验1跳表实现与分析实验报告（配图，配代码、注释，详细算法和数据结构描述，时间复杂度分析）

山东大学数据结构与算法课程设计实验1跳表实现与分析实验报告（配图，配代码，详细注释，时间复杂度分析）含数据结构与算法描述（整体思路描述，所需要的数据结构与算法）测试结果（测试输入，测试输出）实现源代码（本实验的全部源程序代码，程序风格清晰易理解，有充分的注释）问题描述：实现并分析跳表结构。基本要求：（1）构造并实现跳表ADT，跳表ADT 中应包括初始化、查找、插入、删除指定关键字的元素、删除关键字最小的元素、删除关键字最大的元素等基本操作。（2）分析各基本操作的时间复杂性。（3）能对跳表维护动态数据集合的效率进行实验验证，获得一定量的实验数据，如给定随机产生1000 个数据并将其初始化为严格跳表，在此基础上进行一系列插入、删除、查找操作（操作序列也可以随机生成），获得各种操作的平均时间（或统计其基本操作个数）；获得各操作执行时间的变化情况。应该是越来越大，当大到一定程度后应该进行适当的整理，需设计相应的整理算法，并从数量上确定何时较为合适；能和其他简单线性数据结构，如排序数组上的折半查找进行各类操作效率上的数量对比。

2024-07-31

山东大学数字逻辑实验3十进制数加法器实验报告（含实验步骤与内容，结论分析与体会）

山东大学数字逻辑实验3十进制数加法器实验报告（含实验步骤与内容，结论分析与体会）实验内容及说明实验步骤与内容：（包括设计的逻辑电路，采用的逻辑门，或者是前期采用基本逻辑电路实现的符合逻辑，写出逻辑表达式，结果预期（采用什么方式展示，如采用那几个发光二极管等），以及最终实现的结果（是否与预期的结果一致，若不一致，是什么问题造成的，经过哪些改进，达到了最终的正确结果）本实验要求在掌握四位并行加法器 74283 使用方法和理解余 3 码运算法则的基础上，利用 4 位二进制并行加法器 74283 和六非门 7404 设计一个用余三码编码的 1 位十进制数加法器，并通过发光二极管显示加法结果。余三码编码的 1 位十进制数加法器原理图如图 3.6 所示，其中 A4-A1 和 B4-B1 为两个余三码编码表示的加数，CIN 为低位来的进位，SUM4-SUM1 为余三码编码表示的和数，COUT 为向高位的进位。

2024-07-30

山东大学数据结构与算法课程设计第2部分实验二项堆的实现和分析实验报告（配图，配代码，详细注释，时间复杂度分析）

山东大学数据结构与算法课程设计第2部分实验二项堆的实现和分析实验报告（配图，配代码，详细注释，时间复杂度分析）基本要求（1）设计二项堆ADT，其上的基本操作包括：Make Heap (x), Find-Min, Union，insert，Extract-Min，Decrease Key (x)，Delete。（2）实现二项堆ADT，包括实现二项堆的存储结构以及其上的基本操作，并分析基本操作的时间复杂性。（3）实现二项堆ADT的基本操作演示（要求应用图形界面）。二项树具有如下的性质： 1. 对于树Bk，该树含有2k个节点； 2. 树的高度是k； 3. 在深度为i中含有节点，其中i = 0， 1，2 ... , k; 二项堆H是具备如下性质的二项树的集合： 1. H中的每个二项树遵循最小堆性质； 2. 对于任意的整数k的话，H中最多有一个二项树的根的度数是k；

2024-07-25

山东大学数字逻辑实验2全加器实验报告（含实验步骤与内容，结论分析与体会，包括选做）

山东大学数字逻辑实验2全加器实验报告（含实验步骤与内容，结论分析与体会，包括选做）本实验要求利用两输入与非门和异或门设计一个 1 位二进制全加器，其中 a 为被加数、b 为加数，ci 为低位来的进位，s 为本位和，co 为向高位的进位，图 3.4 为 1 位二进制全加器的框图，原理图如图 3.5 所示。（1）原理图输入：根据图 3.5 电路，采用图形输入法在计算机上完成实验电路的原理图输入。（2）管脚定义：根据图 3.1 硬件实验平台资源示意图和附录一平台资源和 FPGA 引脚连接表完成原理图中输入、输出管脚的定义。（3）原理图编译、适配和下载：在 QuartusⅡ环境中选择 EP2C8Q208C8 器件，进行原理图的编译和适配，无误后完成下载。（4）全加器的调试：根据全加器的真值表，使用输入开关为全加器输入赋值，观察输出本位和 S 及向高位进位 CO 的值是否正确。（5）生成元件符号选作内容设计一个逻辑电路来判断四位 BCD 码中“1”的个数是否为奇数，是奇数输出结果为“1”，是偶数输出结果为“0”

2024-07-25

山东大学数字逻辑实验1数据选择器实验报告（含实验步骤与内容，结论分析与体会）

山东大学数字逻辑实验1数据选择器（含实验步骤与内容，结论分析与体会）实验步骤与内容：（包括设计的逻辑电路，采用的逻辑门，或者是前期采用基本逻辑电路实现的符合逻辑，写出逻辑表达式，结果预期（采用什么方式展示，如采用那几个发光二极管等），以及最终实现的结果（是否与预期的结果一致，若不一致，是什么问题造成的，经过哪些改进，达到了最终的正确结果）数据选择器是指从多路数据输入中选择一路作为输出，本实验要求设计一个从三路输入中选择一路作为输出的三选一的数据选择器，其中每路输入和输出都为四位数据。图 3.2 所示为三选一数据选择器的框图，图中：A=a3a2a1a0，B=b3b2b1b0，C=c3c2c1c0，为三路四位数据输入端，Y=y3y2y1y0 为一路四位数据输出端，CY、BY、AY 为数据选择器的选择输入端。

2024-07-23

山东大学数据结构与算法课程设计第2部分实验二项堆的实现和分析（含详细注释，可绘图）

山东大学数据结构与算法课程设计第2部分实验二项堆的实现和分析（含详细注释，可绘图）（1）设计二项堆ADT，其上的基本操作包括：Make Heap (x), Find-Min, Union，Insert，Extract-Min，Decrease Key (x)，Delete。（2）实现二项堆ADT，包括实现二项堆的存储结构以及其上的基本操作，并分析基本操作的时间复杂性。（3）实现二项堆ADT的基本操作演示（要求应用图形界面）。二项树具有如下的性质： 1. 对于树Bk，该树含有2k个节点； 2. 树的高度是k； 3. 在深度为i中含有 C_i^k节点，其中i = 0， 1，2 ... , k; 二项堆H是具备如下性质的二项树的集合： 1. H中的每个二项树遵循最小堆性质； 2. 对于任意的整数k的话，H中最多有一个二项树的根的度数是k；

2024-07-23

山东大学数据结构与算法课程设计实验网络放大器设置问题（有详细注释，测试样例，图表）

山东大学数据结构与算法课程设计实验4网络放大器设置问题（有详细注释，测试样例，图表）一个汽油传送网络可由加权有向无环图G表示。图中有一个称为源点的顶点S。从S出发，汽油被输送到图中的其他顶点。S的入度为0，每一条边上的权给出了它所连接的两点间的距离。通过网络输送汽油时，压力的损失是所走距离的函数。为了保证网络的正常运转，在网络传输中必须保证最小压力Pmin。为了维持这个最小压力，可将压力放大器放在网络中的一些或全部顶点。压力放大器可将压力恢复至最大可允许的量级Pmax。令d为汽油在压力由Pmax降为Pmin时所走的距离。在设置信号放大器问题中，需要放置最少数量的放大器，以便在遇到一个放大器之前汽油所走的距离不超过d。编写一个程序来求解该问题。针对网络设计问题考虑使用两种方法解决，并比较两种方法的时间性能，用图表显示比较结果。分析：bfs时间复杂度是O(n²)，dfs时间复杂度为O(2^n)因为dfs虽然有剪枝，但是也要考虑所有的情况所以时间复杂度极大，时间要远远大于bfs。贪心算法提供了局部最优的选择策略，用贪心算法不一定得到最优解。

2024-07-17

山东大学数据结构与算法课程设计实验模拟文件目录系统（有详细注释）源代码和操作文件

山东大学数据结构与算法课程设计实验模拟文件目录系统（有详细注释）实现源代码（本实验的全部源程序代码，程序风格清晰易理解，有充分的注释）和操作文件设计并实现目录树 CatalogTree 的ADT，应用CatalogTree结构设计并实现一文件目录系统的模拟程序，并提供模拟操作界面。针对于目录系统，CatalogTree 的结点存放的数据内容为字符串，每个结点对应一个目录项，该目录项可以是目录，也可以是文件，如果是目录就可以再存放其它目录或文件。从根结点到该结点路径所有结点的字符串用“/”进行组合后就是该目录项的绝对路径，用来唯一的标识该目录。例如：/usr/li/email/ 目录系统具有如下基本操作： ① dir列出当前目录下的所有目录项 ② cd打出当前目录的绝对路经 ③ cd ..当前目录变为当前目录的父目录 ④ cd str当前目录变为 str 所表示路径的目录 ⑤ mkdir str 在(当前目录下)创建一个子目录(名为 str)⑥ mkfile str ——在(当前目录下)创建一个文件(名为 str) ⑦ delete str删除(当前目录下)名为 str 的目录或文件。

2024-07-11

山东大学数据结构与算法课程设计实验竞赛树外排序（有详细注释）

山东大学数据结构与算法课程设计竞赛树外排序实验（有详细注释）实现源代码（本实验的全部源程序代码，程序风格清晰易理解，有充分的注释）问题描述：应用竞赛树结构模拟实现外排序。基本要求：（1）设计并实现最小输者树结构ADT，ADT中应包括初始化、返回赢者，重构等基本操作。（2）应用最小输者树设计实现外排序，外部排序中的生成最初归并串以及K路归并都应用竞赛树结构实现；（3）随机创建一个较长的文件作为外排序的初始数据；设置归并路数以及缓冲区的大小；获得外排序的访问磁盘的次数并进行分析。可采用小文件来模拟磁盘块。通过输者树生成顺串进行初始化归并段，如果输者树过小可能会造成初始归并段过多。

2024-07-10

山东大学数据结构与算法课程设计实验跳表实现与分析（有详细注释）

山东大学数据结构与算法课程设计实验1跳表实现与分析。实现源代码（本实验的全部源程序代码，程序风格清晰易理解，有充分的注释） 1.实验内容（1）构造并实现跳表ADT，跳表ADT 中应包括初始化、查找、插入、删除指定关键字的元素、删除关键字最小的元素、删除关键字最大的元素等基本操作。（2）分析各基本操作的时间复杂性。（3）能对跳表维护动态数据集合的效率进行实验验证，获得一定量的实验数据，如给定随机产生1000 个数据并将其初始化为严格跳表，在此基础上进行一系列插入、删除、查找操作（操作序列也可以随机生成），获得各种操作的平均时间（或统计其基本操作个数）；获得各操作执行时间的变化情况。

2024-07-08

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人