实验目的
(1)学习异步时序电路的设计方法;
(2)了解异步计数器的工作原理和设计方法;
(3)熟悉 EDA 工具软件的使用方法。
实验设备及器件
(1)操作系统为 WINDOWS XP 的计算机一台;
(2)数字逻辑与计算机组成原理实验系统一台;
(3)D 触发器和非门电路若干。
(4)前述实验中生成的译码器和模 8 计数器元件符号。
实验内容及说明
本实验要求设计一个异步模 8 加 1 计数器,其中 CLK 为计数脉冲输入,CLR 为复位输入,q2-q0 为计数器的输出。 图 3.13 为异步模 8 加 1 计数器的原理图。
实验步骤
(1)原理图输入:根据图 3.13 电路,采用图形输入法完成实验电路的原理图输入。
(2) 管脚定义:将原理图中的计数脉冲 CLK 定义在单脉冲键上;CLR 定义在 k0 上;计数的输 出端分别定义在 LD2-0 上。
(3)原理图编译、适配和下载:在 QuartusⅡ环境中选择 EP2C8Q208C8 器件,进行原理图的 编译和适配,无误后完成下载。
(4)功能测试: 按一次单脉冲键(132 脚),计数器加 1,由 LED2-0 显示计数值。 将计数脉冲定义在连续脉冲上(131 脚),则计数器循环计数 LED2-0 循环显示。 调整连续时钟脉冲插座上短路块的位置(见图 2.2)改变连续脉冲频率,则 LED 闪烁频率将随 之改变。
(5)生成元件符号。
实验结果
当CLR为1,按一次CLK单脉冲键,输出q0为1,LD0亮,符合预期
按一次单脉冲,由于CLR为1,输出加一q2为1,符合预期
当CLR为0,输出重置为0,再按单脉冲键,认为0,符合预期
波形图: