FPGA作业

原创 文章标题

第一次作业实验一 波形仿真 源代码module count(cnt,rst,clk); output[2:0]cnt; input clk,rst; reg[2:0]cnt; always@(posedge clk or posedge rst) if (rst) cnt<=4'h0; else if(cnt<=3) cnt <=