文章标题

第一次作业

实验一

波形仿真

源代码

module count(cnt,rst,clk);
output[2:0]cnt;
input clk,rst;
reg[2:0]cnt;
always@(posedge clk or posedge rst)
    if (rst)
        cnt<=4'h0;
    else
        if(cnt<=3)
        cnt <= cnt + 4'h1;
        else
        cnt<=0;
    endmodule

实验二

波形仿真图

源代码

module mod6cnt(cnt,rst,clk);
reg[3:0] length=4'D6;
input clk,rst;

output reg[3:0] cnt;    

always @(posedge clk) 
begin
    if (rst) 
        cnt<=4'h0;  
    else 
    begin
        if (cnt[3:0]==length)   
        begin
            cnt[3:0]=0; 
            length=length+1;        
            if (length==10) 
                length=6;       
        end
        else 
            cnt[3:0]=cnt[3:0]+1;
    end
end
endmodule