- 博客(48)
- 收藏
- 关注
RSS订阅原创 OrCAD X Capture CIS 设计小诀窍第二季 | 11. 如何使用Excel编辑所有元器件属性
步骤一：使用Capture CIS软件打开原理图，在工程管理器窗口选中整个工程，在菜单栏中依次点击“Tools”-“Export。步骤六：在弹出的“Import Properties”窗口中选择修改后的exp文件，点击打开，如图6所示。roperties”将修改后的Excel导入实现元器件属性的批量编辑，帮助设计人员提升设计效率。roperties”功能可以快速实现这一效果，帮助设计师批量修改元器件属性，更好地进行设计。roperties”功能导出元器件属性并使用Excel进行修改，再通过“Import。
2025-06-06 16:53:07
716
原创 PSpice软件快速入门系列--08.如何进行PSpice AA灵敏度分析
就如何使用PSpice高级分析进行灵敏度分析作了简单介绍，对如何调用PSpice得出的函数导入高级分析，并得出相关函数的器件灵敏度结果做了演示，用户可根据需求设置并查看电路特性函数对目标函数的灵敏度变化，可以准确锁定对电路灵敏度最大的器件，并对其进行优化以及后续分析。或者直接点击列表中的“Click here to import a measurement created within PSpice...”，都可以导入之前仿真计算的函数，这里导入了函数Max(DB(V(out)))，如图10所示。
2025-06-06 16:50:17
767
原创 OrCAD X Capture CIS设计小诀窍系列第二季--04.如何去掉修改位号后添加的下划线
如果想要删除下划线，则需要关闭“Display“_”on User Assigned Part References”选项或者将对应器件“User。etup”窗口选择“Schematic”，取消勾选“Display“_”on User Assigned Part References”选项，点击“OK”，如图5所示。步骤七：如果仅需去掉部分下划线，选中想要去掉下划线的器件，右键菜单选择“User Assigned Reference”-“Unset”，如图7所示。eference”设置成“Unset”。
2025-06-05 14:29:09
225
原创 OrCAD X Capture CIS设计小诀窍系列第二季--03.如何在Capture中输出带有目录和元器件信息的PDF
进入官方下载地址“https://ghostscript.com/releases/gsdnld.html”，选择想要版本的Ghostscript软件，我们这里选择64位windows版，点击进行下载，如图1所示。而通过使用Ghostscript软件可以输出带有目录和元器件信息的PDF，让设计师可以直接在PDF中查看想要的信息，提升设计效率。，可以看到，生成的PDF带有目录和网络、器件标签，还会在同目录下生成一份元器件属性PDF文件，如图9、图10所示。帮助设计人员直接从PDF获取所需信息，提升设计效率。
2025-06-05 14:25:46
706
原创 OrCAD X Capture CIS设计小诀窍系列第二季--02.如何在Capture中设置元器件不输出到Netlist
步骤七：如果需要批量修改多个元器件，也可以通过Find功能进行搜索，然后在Find。，Display[ON/OFF]是指该属性是否需要显示，我们这里不勾选，然后点击。esults界面中双击元器件，可以快速定位到元器件所在原理图位置，如图2所示。但是在实际原理图设计过程中，也会有一些元器件不需要输出到网表中(不带入P。属性，来实现这一效果，从而帮助设计人员更好实现设计意图，提升设计效率。，打开Browse Spreadsheet界面，如图7和8所示。ind功能快速查找元器件，在Find面板中，勾选。
2025-06-05 14:22:33
718
原创 OrCAD X Capture CIS设计小诀窍系列第二季--01.如何在Capture中设置元器件不输出到BOM
步骤七：如果需要批量修改多个元器件，也可以通过Find功能进行搜索，然后在Find。，Display[ON/OFF]是指该属性是否需要显示，我们这里不勾选，然后点击。esults界面中双击元器件，可以快速定位到元器件所在原理图位置，如图2所示。中，帮助设计人员根据不同需求快速输出对应BOM，提升设计效率。我们在进行原理图设计时，有些元器件通常不需要输出到B。步骤三：在原理图中选中元器件，然后在右键菜单中选择。ind功能快速查找元器件，在Find面板中，勾选。原理图设计工具中，我们可以通过为器件添加。
2025-06-05 14:17:52
813
原创 PSpice软件快速入门系列--07.如何进行Worst Case最坏情况分析
Worst-Case direction”可选择最坏情况分析输出结果的朝向，其中“Hi”表示分析的输出结果朝高于标称结果偏移，“Low”表示分析的输出结果朝低于标称结果偏移，这里我们选择“Hi”。由于电路特性受电路中不同元器件的影响程度不同，当电路中不同元器件分别变化时，即使元器件值的变化相同，但电路特性变化的绝对值不会相同，而且其变化的方向也可能不同。步骤二：我们可以选中最高的红色波形，右键选择“Trace Information”，可以查看该波形属性，可以看到最坏情况结果的趋势是高于正常波形曲线的。
2025-05-30 15:50:09
766
原创 OrCAD X Capture CIS 设计小诀窍第二季 | 10. 如何自动将 270° 放置的网络名称修正为 90°
270°放置的网络名称修正为90°可以避免因网络名称放置的方向不一致而造成混淆，比如6和9。通过使用Capture的“Rotate Aliases”功能，可以快速实现这一效果，帮助设计师更好地进行设计。liases”功能实现自动将270°放置的网络名称修正为90°，以便设计人员快速统一原理图格式，更好地进行设计。在工程管理器中选中想要调整网络名称方向的范围（整个设计/原理图文件夹/原理图页），如图1所示。我们在进行原理图设计时，经常需要统一原理图的格式，从而保证原理图的美观和统一。步骤二：依次点击菜单栏“
2025-05-30 15:46:51
298
原创 Allegro X PCB设计小诀窍--07.如何在Allegro X中进行3D布局DRC
我们在进行PCB设计时，为了避免设计缺陷，保证设计的可制造性，通常会使用DRC功能，对印制板布局进行检查，但是这些检查通常只针对印制板上的二维视图。为了帮助设计人员更好的对设计进行检查，Allegro X PCB设计工具增加了3D布局DRC功能，支持在3DX Canvas中验证3D模型、PCB和刚柔结合板之间的物理冲突，并且支持交互式缩放、平移和旋转设计，极大提升了设计可靠性。
2025-05-28 15:36:01
711
原创 Allegro X PCB设计小诀窍系列--06.如何在Allegro X中实现隐藏铜皮效果
本节主要介绍了如何在Allegro X PCB设计工具中，通过更改“User Preferences”中的设置项，实现将铜皮隐藏的效果。方便设计人员在调整PCB走线时，可以更清晰的查看PCB布线情况，提升PCB设计效率。经常会发现有些走线由于被铜皮遮挡，无法清晰的进行查看。，走线和铜皮又会同时被隐藏。设计工具中实现只隐藏铜皮而不隐藏走线的效果呢？以像素为单位，指定用于填充铜皮所用的线条间距。，可以发现铜皮已经被隐藏起来了，效果如图。如果想要恢复铜皮的显示，重新在。文件，然后在菜单栏中依次点击【
2025-05-28 15:26:59
324
原创 Allegro X PCB设计小诀窍--05.如何在Allegro X中实现隐藏电源飞线效果
在PCB设计过程中，布线初期印制板上的飞线错综复杂，信号线和电源线混合交错，但是实际上对于多层板来说，电源的网络一般是通过电源层铺铜连接的，很少需要走线，这样混乱的情况会严重影响设计人员的布线效率。为此Allegro X PCB设计工具提供了几种隐藏电源飞线的方法，可以降低PCB中飞线显示的复杂度，让设计人员能够更高效、准确的完成布线工作。
2025-05-28 15:23:40
1103
原创 OrCAD X Capture CIS设计小诀窍系列--如何在Capture原理图中导出自定义BOM
在原理图设计过程中，导出BOM是重要的一个环节，BOM作为产品设计的最终产物之一，关系着产品生产制造、物料采购、物料追溯、成本计算、设计改进等方面，Capture原理图设计工具提供的导出自定义BOM功能，支持用户按自己的需求，定义BOM输出内容及格式，保证导出BOM质量，提升制作BOM效率。
2025-05-26 17:39:59
841
原创 OrCAD X Capture CIS设计小诀窍系列--04.如何批量替换Capture原理图中的原理图符号
我们在进行原理图设计时，经常会有需要将原理图上已有原理图符号替换成其他原理图符号的情况，例如将设计中的非本地原理图符号替换成本地原理图符号，以便后续更新。而Capture原理图设计工具的Replace Cache和Update Cache功能，可以帮助我们快速实现这一效果，从而方便我们对原理图进行批量的修改。
2025-05-26 17:36:31
545
原创 OrCAD X Capture CIS设计小诀窍系列--09.如何制作带有企业信息的Title Block模板
在原理图设计中，显示企业信息可以通过自定义Title Block模板实现。使用Cadence Capture CIS软件，设计师可以修改自带的标题栏模板，添加企业标志和相关信息。操作步骤包括：打开Capture CIS，添加capsym库文件，复制并编辑标题栏模板，插入企业图片，调整布局和文本，最后在设计模板中选择并应用自定义的Title Block。这一过程不仅提升了设计的专业性，也提高了工作效率。芯巧电子作为Cadence中国区授权经销商，提供相关软件和服务的支持，帮助设计师实现更高效的设计流程。
2025-05-23 15:05:18
861
原创 PSpice软件快速入门系列--06.如何进行Monte Carlo蒙特卡罗分析
PSpice中提供了蒙特卡罗分析。蒙特卡罗分析是一种基于概率和统计理论的随机模拟方法，用于解决涉及随机性的问题。在PSpice中主要用于研究元器件参数值的变化（容差）或影响元器件参数值的物理参数变化（如温度有容差），对某些电路特性的影响。蒙特卡洛分析可对电路进行多次分析对比，进而对元器件由于容差引起的电路输出的误差进行优化筛选。
2025-05-23 14:59:23
96
原创 Allegro PCB设计小诀窍系列--08.如何在Allegro中设置禁止添加测试点区域
Cadence PCB及仿真全系列软件代理，PCB软件二次开发，电子元器件建库，PCB Layout 服务，PCB 加工装配等，拥有专业的市场销售、软件服务支持和软件定制开发团队。芯巧电子是国内领先的电子、电气设计自动化和信息化管理系统方案与服务提供商，客户覆盖半导体、消费电子、通讯、汽车电子、工业自动化、教育科研等众多领域，业务涉及。eepout区域，实现区域内禁止添加测试点的效果，帮助设计人员实现设计意图，提升设计可靠性。此时在此区域内添加测试点，会输出如图4所示提示，实现区域内禁止添加测试点的效果。
2025-05-23 09:54:40
943
原创 Allegro PCB设计小诀窍系列--07.如何在Allegro中设置可以走线但不能铺铜的区域
我们在进行PCB设计时，经常需要绘制一些禁止铺铜但是允许走线的区域，如果我们直接使用Route Keepout绘制的话，虽然可以实现在此区域内禁止铺铜的效果，但是走线在此区域内也是不允许的，会生成DRC报错。今天就给大家介绍下，如何在Allegro中创建实现可以走线但不能铺铜效果的区域。
2025-05-23 09:49:09
756
原创 Allegro PCB设计小诀窍系列--03.如何把PCB板上的线变成铜皮
设计时，经常需要从其他软件导入图形，比如用其他软件绘制完成的防静电标识等。Allegro软件对于图形的描述是矢量的，而有很多软件对大块图形的描述是线性的，这就导致这类图形导入到Allegro之后，图形是由一条条的线组成的，这就需要把线转换成Shape。另外一个应用场景是，当我们的走线需要通过较大的电流，但线宽又有一定限制时，我们可以通过在布线上增加铜皮（开窗）的形式，去提高走线的通流能力。步骤四：用鼠标左键框选需要转换为铜皮的线，则会根据线的形状精确的添加铜皮，并将铜皮置于我们刚刚设置的Board。
2025-01-08 10:22:58
3392
原创 Allegro 干货知识分享--04.如何在Allegro中设置泪滴
有时候在PCB绘制完成后需要对PCB进行添加泪滴的操作。添加泪滴的作用主要是：信号传输时平滑阻抗，减少阻抗的急剧跳变，避免高频信号传输时由于线宽突然变小而造成反射；焊接时可以保护焊盘，避免多次焊接时焊盘的脱落，生产时可以避免蚀刻不均，以及过孔偏位出现的裂缝；避免电路板受到巨大外力的冲撞时，导线与焊盘或者导线与导孔的接触点断开等。
2025-01-08 10:20:08
6943
1
原创 Allegro PCB设计小诀窍系列--05.如何在Allegro中沿着板子轮廓走线
本系列原创课程由芯巧电子制作，芯巧电子是Cadence中国区授权经销商。芯巧电子是国内领先的电子、电气设计自动化和信息化管理系统方案与服务提供商，客户覆盖半导体、消费电子、通讯、汽车电子、工业自动化、教育科研等众多领域，业务涉及CadencePCB及仿真全系列软件代理，PCB软件二次开发，电子元器件建库，PCBLayout服务，PCB加工装配等，拥有专业的市场销售、软件服务支持和软件定制开发团队。
2025-01-08 10:17:52
2171
1
原创 Allegro PCB设计小诀窍系列--06.如何把PCB板上的封装一次性导出
在进行PCB设计时，经常需要从已有PCB上导出封装，利用这些封装进行新的设计，或者将这些封装修改后，再更新回PCB上，而AllegroPCB设计工具的ExportLibraries功能，就可以帮助我们快速的导出PCB上所有类型的封装和焊盘文件。步骤三：本次我们要一次性导出PCB上的所有封装库，所以如图3所示，设置完成后，点击Export，即可将PCB上所有封装库文件及其用到的焊盘、过孔文件输出到设置路径，如图4所示。图1点击File-Export-Libraries菜单。图4一次性导出的封装库。
2025-01-08 10:16:01
5278
1
原创 Allegro PCB设计小诀窍系列--10.如何在Allegro中快速精准移动器件
背景介绍：我们在进行PCB设计时，经常会用到Move命令+鼠标移动器件进行布局，但是如果需要将器件移动到指定位置或者需要将器件按照相对位置进行移动，那么用Move命令+鼠标移动的方式就很难实现，这时我们就需要用到AllegroPCB设计工具提供的Move+Command的方式来实现快速精准移动器件。
2025-01-08 10:13:34
8957
2
原创 Allegro PCB设计小诀窍系列--11.如何在Allegro中添加自定义的测试点
为了对加工后的PCB性能进行测试，我们在进行PCB设计时，通常会在PCB上一些关键位置添加测试点，AllegroPCB设计工具为设计人员提供了非常便捷的自动和手动添加测试点功能，并且为了保证测试点添加的正确性，支持对测试点的添加进行详细的设置。本节主要介绍了在AllegroPCB设计工具中，如何对测试点的参数进行设置，以及如何自动或者手动添加测试点，详细介绍了测试点相关参数的作用，可以帮助设计人员在进行PCB设计时，更加准确且快速的完成各网络测试点的添加，提升PCB设计的可靠性和效率。
2025-01-08 10:09:01
2112
1
原创 Allegro PCB设计小诀窍系列--09.如何把PCB上的图形快速切换到不同的层
本节主要介绍了在AllegroPCB设计工具中，将图形快速切换到不同层的几种方式，他们具有不同的功能特点，其中Change和Changetolayer命令可以实现将PCB上的图形切换至其所在Class下的不同subclass，Changeclass/subclass和CrossCopy命令可以将PCB上的图形切换至任意层，但是Changeclass/subclass命令只针对Line类型图形，大家可以根据自己的需求在设计时进行选择，从而提升设计效率。上选择要切换层的图形即可，效果如图4所示。
2025-01-08 10:08:06
4906
原创 Allegro PCB设计小诀窍系列--12.如何把PCB上的铜皮扩大或缩小
我们在进行PCB设计时，经常需要等比例的将PCB上的铜皮扩大或者缩小，例如对按板框形状添加的Routekeepin或者Packagekeepin区域进行内缩，而AllegroPCB设计工具提供的Z-Copy功能和Expand/Contract功能可以便捷的实现以上效果。
2025-01-08 09:54:48
2718
原创 OrCAD X Capture CIS设计小诀窍 I 04 如何批量替换Capture原理图中的原理图符号
经常会有需要将原理图上已有原理图符号替换成其他原理图符号的情况，例如将设计中的非本地原理图符号替换成本地原理图符号，以便后续更新。，常与提取原理图符号功能一起使用，用于将外来图纸中的符号替换为本地的符号，方便后续修改更新，而Update。步骤一：使用Capture软件打开原理图，找到需要更新符号的器件，双击器件或右键菜单选择“Edit。”，接下来会弹出一个提示窗口，提示进行替换操作以后会自动保存当前状态的整个工程，如图。ache中找到需要更新的原理图符号，点击鼠标右键，在菜单中点击“
2025-01-08 09:40:31
1660
1
原创 Allegro X PCB设计小诀窍--如何在Allegro X中进行PCB设计评审
为此Allegro X PCB设计工具提供了Markup功能，可以直接在图纸中实现评审意见的添加、定位和回复，并且可以对每一条评审意见的状态进行追踪，确保所有问题都能得到及时、有效的解决，提升P。另外，存在一条以上的回复的情况下，未选中的注释卡默认会以折叠状态显示，仅显示最后一条回复，选中注释卡即可展开显示全部。说明：如果该条评审意见后续还需修改，可点击已解决的注释卡右上角“···”下的Reopen按键，重启该条注释卡，对应的注释标签会在P。中的注释标签，会高亮注释面板中的评审内容；
2024-12-13 17:10:06
1068
原创 Allegro X PCB设计小诀窍系列--如何在Allegro X中进行高压设计检查
我们在进行高压设计时，对爬电距离和电气间距都会有严格的要求，但是传统的间距约束只能检查电气间距，无法判断爬电距离。为了提高高压设计的可靠性，AllegroX PCB设计工具的ConstraintManager中增加了高压设计检查规则，实现了对高压物体爬电距离的检查。
2024-11-29 16:11:43
843
原创 Allegro X PCB设计小诀窍系列--如何在Allegro X中进行高压设计检查
步骤四：根据报错信息，可以通过添加或修改挖空区域、添加或修改Slot等方法来调整爬电距离，通过移动器件等方法来调整电气间距，调整完成后，高压设计检查报错就会消失，如图。设计工具中，如何使用高压设计检查功能，对印制板上高压物体的爬电间距和电气间距进行检查，避免导电元件之间不必要的放电，使设计符合高压设计标准和安全规范。lectrical”，然后勾选“Creepage”和“Clearance”后，依次点击“Apply”-“O。lement”命令，即可查看高压设计检查结果的报错信息，如图。
2024-11-21 14:43:06
740
原创 Allegro X PCB设计小诀窍系列--如何在Allegro X中将动态铜皮冻结
本节主要介绍了在Allegro X PCB设计工具中，如何使用“Freeze Shape(s)”功能和“UnFreeze Shape(s)”功能对动态铜皮进行冻结和解冻，以及如何查看冻结的动态铜皮信息。方便设计人员能够在进行PCB修改时，对动态铜皮进行冻结，避免对其造成无法预料的影响，提升PCB设计的可靠性。但是在一些设计场景中，设计人员不希望对印制板的调整影响到动态铜皮，如果将动态铜皮转换为静态铜皮，又可能会再次发生变化。步骤三：选中想要冻结的动态铜皮，即可将其冻结，此时铜皮变为Frozen。
2024-06-21 17:11:24
1110
原创 Allegro X PCB设计小诀窍--如何在Allegro X中为PCB标注尺寸
在PCB设计时，标注尺寸是非常重要的一步，PCB上标注的板框、孔径、倒角等尺寸信息可以辅助生产、组装和维护。Allegro X PCB设计工具提供了多种PCB标注方式，可以满足设计人员个性化的标注需求，提升PCB设计效率。
2024-06-14 15:38:29
2759
原创 Allegro X PCB设计小诀窍--如何在Allegro X中快速设置快捷键
我们在进行PCB设计时，经常会用到一些高频次操作，例如移动、复制、删除、旋转、绘制走线、铺铜等，这些操作在软件中通常需要点击对应命令菜单来实现。为了点击这些菜单，设计人员需要通过鼠标频繁的在设计界面进行移动，不仅浪费时间，也极容易造成疲劳。Allegro X PCB设计工具，支持灵活的快捷键设置，可以将设计人员常用命令设置为快捷键，在设计时通过简单的按键即可实现想要的功能，减少手部操作，提升设计效率。
2024-06-14 15:28:38
1652
原创 Allegro X PCB设计小诀窍系列--如何在Allegro X中快速将位号调整到器件中心
设计工具提供的Allegro Productivity Toolbox中Label Tune功能，可以更加便捷、高效的将位号批量移至对应器件中心，同时还可以对位号是否镜像、旋转、尺寸等进行自定义设置，极大提升了P。而通过Allegro。PCB设计工具中，如何使用Label Tune功能，快速将位号批量移动至器件中心，方便设计人员能够在进行PCB设计时快速布局，提升设计效率。步骤五：如果需要对标签进行进一步设置，可以点击Advanced选项卡，并在此界面对文本旋转、居中和自适应进行设置，如图5所示。
2024-06-07 13:24:11
2079
原创 OrCAD x Capture cls设计小诀窍系列--12.Capture CIS配置-DBC及Capture.ini配置
关键属性和数据库中器件属性进行关联，依次选择每一个元器件表中与Part_Number（物料编码）、Value（值）、Part_Type（物料分类）、Schematic_Part（原理图符号名称）、PCB_Footprint（PCB封装名称）、PSpice_Model（PSpice模型）对应的字段，其中，PCB_Footprint和PSpice_Model为选填项，如图6、7、8所示。界面，可以设置当器件摆放到原理图时，哪些参数值显示在原理图中，设置完成后，点击“下一页”即可。
2024-04-30 13:26:59
3074
3
原创 Capture CIS设计小诀窍系列--11.Capture CIS配置-数据库搭建及ODBC配置
所示界面中，可以选择数据源对应的驱动，以Access数据库为例，我们选择“Microsoft Access Driver”步骤四：在弹出的“ODBC Microsoft Access安装”界面，可以填写新建的数据源名称，并选择其对应数据库，如图。除了以上几个关键字段以外，还可以在元器件信息表中添加元器件对应的手册字段，值为对应手册的文件名，后续配置完成后，可以在C。步骤八：重复以上操作，即可完成后续元器件数据表的导入，导入完成后可在Access数据库中查看相应的元器件数据，如图。
2024-04-24 09:21:34
2423
1
原创 10.如何在Capture原理图中批量修改Off-Page Connector?
界面后，可以用鼠标左键选择要修改的属性值，直接输入新的属性值进行修改；或者用鼠标拖动批量选择要修改的属性值，然后用。locks、Bookmarks等对象属性，帮助设计人员快速完成图纸修改，极大提升设计效率。，软件会根据当前图纸结构给出推荐，如果以后无需弹出此提示框，可以勾选“Don。locks、Bookmarks等对象属性的批量修改方法，从而帮助。，将复制内容粘贴至文本编辑器或Excel中进行批量修改，如图。onnectors的批量修改方法，重复以上步骤，以Parts为例，选择图纸范围，菜单栏依次点击。
2024-04-15 15:26:24
1576
2
原创 PSpice软件快速入门系列--如何进行AC Sweep交流扫描
步骤三：点击菜单栏【Trace】>>【Add Trace...】打开添加迹线窗口，在左侧输出变量栏中左键单击V(OUT)，软件就会帮我们自动将变量添加到下方Trace编辑栏中，在编辑栏中对变量进行修改，修改为VP(OUT)，点击OK，如图10所示。步骤四：完成仿真配置设置后，点击OK关闭窗口，在电路的网络MID和OUT上摆放探针。General Settings进行设置，交流扫描模式选用对数扫描，以10倍频对数方式扫描，起始频率10Hz，结束频率100MegHz，扫描间隔数设为11，设置如图3所示。
2024-04-12 14:47:36
3844
原创 OrCAD X Capture CIS设计小诀窍系列--09.如何使用Design Sync功能同步原理图和PCB之间的设计变更
之间的变更进行同步。Capture原理图设计工具提供的Design Sync功能，可以高效，便捷的实现原理图和。Layout界面中点击任意项，在原理图上会自动定位到该位置，确认无误后，点击“Sync”按键即可进行同步，如图。步骤一：使用Capture软件打开原理图，在Design Resources中右键Layout，点击“Add。步骤一：使用Capture软件打开原理图，在原理图上对网络或器件进行修改，如图4所示。apture原理图设计工具中，如何使用Design Sync功能，快速同步原理图与P。
2024-04-09 13:42:45
1389
原创 OrCAD X Capture CIS设计小诀窍系列--08.如何在Capture中实现原理图和PCB的设计交互
本节主要介绍了如何使用Capture原理图设计工具，实现原理图与PCB之间的设计交互，帮助设计人员实现交互式布局以及交互式审图，提升设计效率。步骤三：同样，点击PCB上任意器件或网络，也可以自动跳转到原理图上对应位置，并将其高亮，如图5、6所示。步骤五：在界面中只勾选Parts或者Nets，这样在原理图中就只会选择器件或者网络，如图8所示。Capture原理图设计工具提供与。PCB中依次摆放器件“C73”，“C74”，“C75”，“C76”在原理图中选中器件“C73”，“C74”，“C75”，“C76”
2024-04-01 16:46:09
2909
原创 OrCAD X Capture CIS设计小诀窍系列--07.如何在Capture原理图中输出装配变量对应BOM
勾选Keyed：将所选参数设置为关键参数，可在输出BOM时，将Keyed参数相同的器件合并为一行；步骤三：在Part Manager的分组中，选中器件，然后点击右键，选择【Update Selected Part Status】更新选中器件的状态，或选择【Update All Part Status】更新该分组下所有器件状态，这里我们使用前者，如图4所示。我们再对器件进行更新，这时会弹出一个窗口，显示该器件的原理图信息和数据库信息的比对结果，并可以将其原理图信息按照数据库中的信息进行更新，如图6所示。
2024-03-25 14:10:52
2984
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人