Quaerus II13.0版本使用概述

       双击打开Quartus软件你将看见如下界面,你可以重新创建一个工程或打开原有工程进行再次设计,本次实例以重新建立工程为例,选择create a new project,对弹出的对话框点击下边的next。

clip_image002

       在工程路径页面添加你的工程路径、名字,需要注意的是不能包含有中文。如果你之前创建过工程则可以选择引用某个工程的配置,这里暂不做具体说明,点击next。

clip_image004

       该页面用于添加你所现有代码文件点击1号按钮添加,多个文件可批量添加,但需要注意在添加单个文件时需要点击2号按钮,否则文件将不会添加入工程。

clip_image006

       该页面主要配置工程器件参数,建立工程时选择你开发板对应的器件型号

clip_image008 clip_image010

      选择完器件next,进入仿真工具配置页面,这里选择Quartus对应的仿真工具Modelsim,仿真语言选择Verilog HDL,点击Next。

clip_image012

      该页面为你配置的工程参数汇总,方便检查配置参数。

clip_image014

      点击完Next后工程就建立完毕了,开始添加程序文件,点击1号files面板选择2号new file,在弹出的对话框内选择Verilog HDL file。

clip_image016

      对文件书写内容后点击保存,需要注意的是Module名需要与文件名一致(对于Verilog语法后期在实践中做具体说明)。本次课程以2选一数据选择器为例进行设计,命名为mux2;

clip_image018

      具体代码如下,只用了组合逻辑,用条件表达式书写,当然也可以使用if语句,结构与C很相似

clip_image020 clip_image022

      完成的模块书写,对模块的功能编写测试脚本,这里先不对测试脚本编写规格做具体的说明,后期统一讲解。编译通过后,添加仿真脚本,步骤如下,点击1号菜单,弹出对话框选择仿真,设置仿真语言为verilog,仿真时间为1ns,仿真方式为脚本方式;

clip_image024

      点击添加脚本,new...添加编写好的mux2_tb.v文件(记得点add,否则文件不会添加),在4号框内填入仿真名,一般与文件名对应。点击ok-》ok-》apply-》ok,

clip_image026

clip_image028

      然后对整个工程编译,

clip_image030

      运行仿真,在波形窗口点击按钮,就可以验证仿真时序了。

clip_image032

clip_image034

      第一小节先到这里,欢迎订阅NHIKE。

转载于:https://www.cnblogs.com/CamelChan/articles/9637769.html

  • 0
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值