YQBscgK-CSDN博客

原创增程汽车插电式串联混动汽车Matlab Simulink软件模型，动力性、经济性仿真计算

结论：本文基于Matlab Simulink软件搭建了一个针对增程汽车和插电式串联混动汽车的仿真模型，该模型具有明确的结构和各个关键模块，能够准确地模拟车辆的动力性和经济性。该模型具有理解性强、数据管理方便和完全开放等特点，可以广泛应用于增程汽车和插电式串联混动汽车的课题研究和项目开发等领域，为相关领域的决策和研究提供有力的支持。本模型中的电池模块采用了一种特定的电池模型，能够模拟电池的充放电过程，包括电池的电流、电压和电量等参数。该模块包括车辆的加速度、速度和位移等参数，能够准确地模拟整车的运动过程。

2023-12-27 15:13:43 624

原创 simulink与modelsim联合仿真buck闭环设计主电路用simulink搭建，控制电路完全有verilog语言实现

总之，Simulink与Modelsim联合仿真在Buck闭环设计中的应用，为电力电子变换器控制系统的研发提供了更为便捷和高效的方法。文档中包括了主电路和控制电路的设计文档，仿真文件以及相关的调试技巧和注意事项。在Buck主电路的设计中，Simulink可提供丰富的组件和模块，可以轻松搭建相应的电路结构。适用于验证基于fpga的电力电子变换器控制，由于控制回路完全由verilog语言编写，因此仿真验证通过，可直接下载进fpga板子，极大缩短了开发数字电源的研发周期。(*开关频率*)fs->50*10^3,

2023-12-27 15:12:24 587

原创 EtherCAT和CANOPEN 带EtherCAT和CANOPEN总线通信

首先，让我们先了解一下EtherCAT和CANopen的基本原理和特点。希望通过本文的介绍和分析，读者能够对EtherCAT和CANopen的原理和实现有更深入的了解，并能够在自己的项目中应用和优化这些通信协议。对于EtherCAT，需要进行网络配置和设备连接的初始化，并实现相应的数据传输和设备管理功能。对于CANopen，需要进行节点配置和数据交换的初始化，并实现PDO和SDO的数据交换功能。例如，在EtherCAT中，我们可以实现对从站设备的实时监控和远程配置，以及对主站和从站之间的网络通信的优化。

2023-12-27 15:11:15 789

原创易语言基于飞浆的本地ocr文字识别 win7 win10 无网离线都可用

总之，易语言基于飞浆的本地OCR文字识别技术以其强大的功能和便捷的使用方式，为开发者提供了一个优秀的文字识别解决方案。易语言基于飞浆的本地ocr文字识别 win7 win10 无网离线都可用，图片截图字节集参数都可识别，使用模块调用dll，免库，体积小简单方便，某些特殊图片（比如字体超大或者方向倾斜）的识别需要调整文档的参数（和飞浆的官方使用方法相同），且模块可直接导入模型文件。而易语言基于飞浆的本地OCR文字识别技术，为开发者提供了一个强大而便捷的工具，可以实现离线文字识别的需求。

2023-12-27 15:09:50 523

原创模块化多电平变流器 MMC 的VSG控制虚拟同步发电机控制 MATLAB–Simulink仿真模型5电平三相MMC，采用VSG控制

MMC采用VSG（Virtual Synchronous Generator）控制策略，可以实现对电网频率和电压的调节，从而实现电力系统的稳定运行和优化控制。通过MATLAB-Simulink仿真模型的构建和实验结果的分析，我们验证了VSG控制策略在调频调压方面的优越性。首先，为了实现对电网频率的调节，我们采用了VSG控制策略。通过对控制器的设计和参数优化，我们可以实现对电网频率的调节，从而实现对电力系统的稳定运行。其次，为了验证VSG控制策略在调频调压方面的效果，我们设置了频率波动和电压波动的扰动。

2023-12-27 15:08:29 449

原创 Simulink联合单片机开发代码生成1.支持飞思卡尔16位 32位

掌握Simulink的基础知识和应用案例，能够帮助我们更好地应用Simulink，并在项目开发中取得更好的效果。在Simulink的官方文档中，我们可以找到丰富的教程和案例，这些都能够帮助我们更快地上手和应用Simulink。在Simulink中，我们可以使用已有的模块来构建我们的系统，也可以自定义模块来满足我们的需求。在Simulink的应用中，它支持飞思卡尔16位和32位的单片机开发。这一特性使得Simulink成为许多开发者的首选工具，因为在实际的项目中，我们需要使用不同类型的单片机。

2023-12-27 15:07:32 386

原创基于fpga的tcp乱序重排算法实现，通过verilog实现适用于fpga的tcp乱序重排算法，并通过实际数据测试验证

通过对该算法的设计原理和实现步骤进行详细分析，我们发现该算法具有较好的适应性，并能够有效解决FPGA处理TCP乱序问题。算法实现为了验证该算法的正确性和性能，我们使用Verilog语言将其实现在FPGA中，并进行了多次的实际数据测试。该算法的设计原理是通过对接收的乱序数据包进行排序，以便在数据包传输过程中能够按照正确的顺序进行重排和恢复。基于fpga的tcp乱序重排算法实现，通过verilog实现适用于fpga的tcp乱序重排算法，并通过实际数据测试验证。采用自创的乱序重排算法，易于在硬件中实现。

2023-12-27 15:06:01 477 1

YQBscgK的博客