晶体管非门电路

晶体管非门电路

晶体管非门电路（将鼠标指向图可获取进一步解释）

    图1.2.6(a)所示为非门电路，图1.2.6(b) 所示为它的逻辑符号。

	当输入端A为低电平0V时，晶体管截止，Y=“1”。     当输入端A为高电平3V时，晶体管饱和，Y=“0”。
(a)                         (b)
图1.2.6 晶体管非门电路及逻辑符号

    当输入端A为低电平0V时，由于U_BE<0V使晶体管截止则Y端的电平为高电平U_CC，即Y=“1”。当输入端A为高电平3V时，合理的选择电路参数，使I_B≥I_BS晶体管饱和，则输出端Y的电平为U_CES=0.3V(若为硅管)，即Y=“0”。