【数字系统基础】知识点，常用常考芯片整理

零、计数体制

把数的组成和由低位向高位进位的规则称之为数制。

在数字系统中，常用的数制有

1. 二进制
2. 八进制
3. 十进制
4. 十六进制

任意数制R的位权表示法：

一个二进制数的最右一位称之为最低有效位（LSB）

一个二进制数的最左面一位称之为最高有效位（MSB）

整数部分的转换采用除基取余法

小数部分的转换采用乘基取整法

一、编码

编码：是用文字，符号，数码表示某种信息的过程。

数字系统中处理，存储，传输的都是二进制代码0和1，因此对于数字系统外部的信息，都用二进制代码0和1来表示。

二进制编码：给每个外部信息按照一定规律赋予二进制代码的过程。

二--十进制编码（BCD码）

BCD码的本质是十进制，其表现形式为二进制。

常见的BCD编码如下：

其中，循环码的特点为任意两组相邻码之间只有一位不同。（防止产生过渡噪声）

在将n进制数字转换为BCD编码时，注意高位的0不能省略。 -> 

ASCII码

它是一组八位二进制码，用低七位二进制码代表十进制数字、英文字母和专有符号。第八位作为奇偶校验位。

ASCII码分为两类，一类是字符编码，另一类是控制字符编码。

二、逻辑电路

逻辑值

在数字系统中，通常用逻辑真和逻辑假来区分两种对立的逻辑状态。

通常用1来表示逻辑真，0来表示逻辑假

逻辑电平

把两个不同范围的电位与逻辑真和逻辑假对应，这两个不同范围的电位称之为逻辑电平

状态赋值

用符号把0、1表示输入，输出电平高低的过程叫做状态赋值

与门，或门，非门

与门

或门

非门

 复合逻辑运算门

与非门

或非门

与或非门

 复合逻辑常用符号

            与非                          或非                          与或非                        异或                        同或     

逻辑代数的三条规则

代入规则

任何逻辑等式中，如果等式两边出现某一变量的地方，都带入一个函数，等式两边仍然成立

反演规则

逻辑表达式中所有的与变成或，或变成与，1变成0，0变成1，原变量变成反变量，反变量变成原变量，得到的是逻辑函数的反函数

对偶规则

逻辑表达式中所有的与变成或，或变成与，1变成0，0变成1，若两个逻辑函数相等，则他们的对偶式也相等

逻辑函数的表达方法

真值表表示法

描述函数各个变量的取值组合和对应关系的表格

函数表达式表示法

用与或非等运算式子表示各个变量之间的逻辑关系

逻辑图表示法

把函数表达式所表示的逻辑关系用逻辑符号表示出来得到的电路图称为逻辑图

波形图表示法

把逻辑变量输入的每一种取值和对应的输出按照时间顺序排列起来，就得到了表示该函数的波形图

卡诺图表示法

用图示的方法将各种输入变量的取值组合的输出函数值一一表示出来

最小项：在n个变量的逻辑函数中，包含全部n个变量的乘积项

约束项：对输入的变量加以限制，这些受约束的变量的取值组合对应的叫做约束项

任意项：某些输入变量的函数值是0是1都可以，他们的最小项叫做任意项

约束项和任意项统称为无关项

逻辑门电路 

半导体基础

物体分类

1. 导体
2. 绝缘体
3. 半导体：导电能力介于导体和绝缘体之间

半导体的特性

1. 掺杂特性：掺入杂质导电能力增强几百倍
2. 温度特性：温度增加增加导电率
3. 光照特性：光照增加导电率产生电动势

本征半导体

完全纯净，结构完整的晶体称为本征半导体

在晶体中，质点排列有一定规律

常用的本征半导体：硅，锗，砷化镓，磷化铟，氮化镓，氮化硅

本征半导体的原子结构和共价键结构

束缚电子：共价键内的电子称为束缚电子

自由电子：挣脱原子核束缚的电子称为自由电子

空穴：价带中留下的空位称为空穴

电子流：外电场作用下自由电子定向移动形成电子流

空穴流：束缚电子填补空穴，使空穴定向移动形成空穴流（正电）

本征半导体载流子

自由电子和空穴

电子流：自由电子定向移动，与外电场方向相反

空穴流：价电子递补空穴，与外电场方向相同

本征半导体在绝对零度和没有外界能量激发的条件下不导电

本征半导体的载流子浓度

电子浓度 = 空穴浓度

杂质半导体

掺入杂质的本征半导体导电率大大提高。

N型半导体

在本征半导体中掺入五价元素

施主杂质：五价元素容易贡献电子，施主杂质贡献电子成为正离子

自由电子是多子，空穴是少子

P型半导体

在本征半导体中掺入三价元素

受主杂质：三价元素容易捕获离子成为负离子

空穴是多子，自由电子是少子

PN节

扩散运动：多子从浓度大的地方向浓度小的地方扩散

漂移运动：少子向对方漂移

动态平衡：扩散电流 = 漂移电流， PN节总电流为0

PN节：稳定的空间电荷区，又称高阻区，耗尽层

向PN节加正向电压：扩散电流大于漂移电流，导通

向PN节加反向电压：扩散电流减小，高阻

PN节具有单向导电特性

二极管

在PN结上加上引线和封装，就成为一个二极管

二极管的分类

按结构划分

1. 点接触型
2. 面接触型
3. 平面型

按功能分

1. 晶体二极管（门限电压）（反向击穿电压）
2. 光电二极管：有光照射产生电流（工作在反偏态）
3. 发光二极管：将电能转化为光能（正向电压）
4. 稳压二极管：工作在反向击穿区

用二极管表示逻辑函数

利用二极管的单向导通特性，可实现输出电平和输入电平间的逻辑映射。

逻辑门

逻辑门分类

按单位芯片集成门电路个数分

1. 小规模集成电路
2. 中规模集成电路
3. 大规模集成电路
4. 超大规模集成电路

按制造晶体管的不同

1. 单极型（MOS型）
2. 双极型（TTL）
3. 混合型（BI—CMOS）

CMOS逻辑电路

    CMOS门电路是由NMOS管和PMOS管组成的互补MOS集成电路，其集成度、成本、功耗和抗干扰能力远优于TTL，使用最广泛、占主导地位。

NMOS管开关模型

源极S接地

 PMOS管开关模型

 CMOS反相器

箭头指向的为高电平

抗干扰能力

通常把不会破坏门电路输出逻辑所能允许的最大干扰电压,叫做噪声容限

CMOS与非门、或非门

与非门

或非门

三态门

三态门用途

1. 实现数据的双向传输
2. 实现总线传输

CMOS传输门

一种传输信号的可控开关电路

 

漏极开路门(OD门)

线与

把几个逻辑门的输出端接在一起实现逻辑与

OD门

漏极开路输出连接逻辑不变,必须外接电源和电阻

漏极开路门应用

1. 实现线与逻辑
2. 实现电平转移
3. 用作驱动器

 三、组合逻辑电路

组合逻辑电路是实现某一个逻辑功能而没有记忆特性的数字电路

特点：其任意时刻的稳态输出仅取决于该时刻的输入信号，与电路原来状态无关。（仅由门电路组成，无记忆元件，输入输出无反馈）

常用的组合逻辑电路有编码器，译码器，数据选择器，数据分配器，加法器，比较器，算术逻辑单元等。

组合逻辑电路的表示方法

1. 函数表达式
2. 真值表
3. 逻辑图
4. 卡诺图
5. 波形图

编码器

编码：将特定意义的信息编成若干位二进制代码的过程

编码器：实现编码的数字电路

二进制编码器，用n位二进制数，对个数字进行编码的电路

二——十进制编码器：将十进制的十个数字编成二进制代码的电路

优先编码器：优先编码器允许同时在几个输入端增加有效信号，但是只会对优先级最高的输入信号编码

8线-3线优先编码器74148

管脚定义

真值表

8线-3线优先编码器CD4532

与74148同名管脚定义相同，GS为组选信号，EO是允许输出信号。

真值表

译码器

实现译码操作的电路叫做译码器

集成译码器74138

二-十进制译码器CD4028

其中，A3A2A1A0只能输入8421码，六个无关项没有参与化简，出现无关项时译码器输出全为0。

七段数码管和显示译码器7447

一般七段数码管和显示译码器一起使用，利用显示译码器将二进制译码，在使用七段数码管显示。

数据分配器（多路调解器、DEMUX）

数据选择器（多路开关、MUX）

双四选一数据选择器74153

八选一数据选择器74151

中规模四位数值比较器74LS85

在比较两个多位数的大小时，是自高位向低位逐位比较，只有高位相等采用比低位

比较器串联拓展，芯片数量越多，传递事件越长，工作速度越慢

二进制加法电路

半加器

S是本位相加的和，C是向更高位的进位

全加器

超前进位加法器74LS283

逻辑符号

二进制减法电路

源码：在二进制的最高位增加一位符号位，0表示正数，1表示负数，其余各位表示数的绝对值

反码：除符号位以外，各位取反

补码：反码加一

减法电路：变减法为补码的加法运算

求反电路：

竞争和冒险

竞争：门电路的两个输入端同时向相反的逻辑电平变化的现象称为竞争

冒险：由于竞争，门电路的输出端可能会出现短暂的错误，称为冒险

冒险的危害：可能使后续的时序电路产生错误的操作

消除竞争冒险的方法

1. 修改逻辑设计
2. 引入封锁脉冲
3. 引入选通脉冲
4. 接入滤波电容

四、锁存器和触发器

锁存器和触发器是能存储一位二进制数的逻辑电路，是时序逻辑电路的基本单元电路。

锁存器和触发器都具有两种稳定状态，用来表示二进制数字0、1

锁存器 

锁存器是对 脉冲电平敏感的双稳态电路。

----当 锁存脉冲没有到来时，锁存器输出随输入的变化而变化。

----当 锁存脉冲到来时，锁存器输出状态保持锁存信号跳变的状态。

闩锁电路 

      

基本SR锁电路

逻辑符号

因SR锁存器有不定状态的缺点，应用并不广泛，目前主要的锁存器主要有74LS279。

应用电路：

1. 无震颤开关
2. 声报警控制电路

门控SR锁存器 

                 逻辑图                                                        逻辑符号

 注意，再SR门控锁存器中，均为高电平有效。

当LE=0时，为状态保持， LE=1时，退化为基本SR锁存器。

集成D锁存器74373

D锁存器

触发器

触发器也是双稳态电路，但触发器的输入不直接改变输出状态，而是指在时钟脉冲信号确定的时刻（上升沿或下降沿），电路才会被触发，并由输入状态确定输出状态。

按照触发类型， 可以分为主从触发型，维持阻塞型，边沿触发型。

触发器逻辑功能描述方法

（1）特性表

（2）特征方程

的函数表达式

（3）驱动表（激励表）

是触发器从现态转换到次态对输入端状态的要求

（4）状态转换图

表示触发器0，1状态转换对输入端的要求

（5）时序波形图

按照时钟信号画出时钟脉冲CP，输入信号，触发器状态Q之间对应的波形图。注意区分上升沿触发和下降沿触发。

触发器触发方式逻辑符号

主从D触发器

触发器原状态成为现态，转换后的状态成为次态， 表中X代表任意值，符号表示上升沿触发，符号代表下降沿触发。

特征方程

边沿触发JK触发器

特征方程：

D触发器

特征方程：

T触发器

特征方程：

T'触发器

将T触发器的输入端恒置为1，则构成了T'触发器。

特征方程：

时序逻辑电路

时序逻辑电路的特点

组合电路：电路的输出只和电路的输入有关，与电路前一时刻的状态无关。

时序电路：电路某一时刻的输出既取决于当前时刻的输入，也取决于前一时刻电路的状态。

时序电路的结构特点：组合电路 + 触发器。（电路状态与时间有关）

时序逻辑电路的框图表示

1. 输出方程
2. 驱动方程
3. 状态方程

时序逻辑电路的分类

按照时序电路输出信号的特点

米里型：输出状态与输入现态有关。

穆尔型：输出状态只和现态有关。

根据时序电路中时钟信号的连接方式

1. 同步：所有触发器由统一的时钟脉冲源控制
2. 异步：没有统一的时钟脉冲

时序逻辑电路的表示方法

1. 逻辑方程组
2. 状态转换表
3. 状态图
4. 时序图

寄存器

寄存器就是能暂时寄存数码的逻辑器件，内部记忆单元是触发器。可以分为数码寄存器，锁存器和移位寄存器。

作用：

1. 在计算机中：存放参与运算的数据结果，地址指令
2. 在数字系统中：存放数据、特定意义的代码

功能：

1. 输出数码
2. 接收数码
3. 存放数码

数码寄存器

数码寄存器具有存储二进制代码，并输出所有二进制代码的功能，具有单拍和双拍两种工作方式。由D触发器构成

双拍工作方式：先清零，在接收数码。

单拍工作方式：依靠接受脉冲接收数码。

集成寄存器74175

移位寄存器

移位寄存器不仅可以存储代码，还可以讲代码移位，分为单向移位寄存器，双向移位寄存器。

四位双向移位寄存器74194

计数器

计数：计输入脉冲的个数

计数器：具有记忆输入脉冲个数功能的电路称为计数器

计数器的分类

按照触发器更新状态

1. 同步计数器：各触发器受同一脉冲控制
2. 异步计数器：有的触发器受计数脉冲控制，有的触发器以其他触发器的输出为脉冲

按照进位体制不同

1. 二进制计数器
2. 十进制计数器
3. N进制计数器

按计数器数制增减情况不同

1. 加法计数器
2. 减法计数器
3. 可逆计数器

四位同步二进制计数器74161

符号输入中端有效，在此输入低电平时，输出为0，称之为异步清零。

符号中端为有效时，此端引入线为低，且时钟CP上升沿时，将输入端数字送到输出端,为同步预置。

时钟输入信号用CP表示。当CP上升沿, 并且T和P 有效时，计数器加1计数。

当Q3 Q2 Q1 Q0=1111 时，且T等于1时, 控制输出端输出有效高电平。（组合逻辑）

四位同步二进制加法计数器74163

74161和74163在管脚设置，预置方式，计数及保持完全相同，只是在清零方式上与161不同。

当清零端有效时，并不马上清零，而是等到CP上升沿才会清零。

8421编码十进制计数器74160

二-五-十进制异步加法计数器74290

同步十进制加减计数器74190

用中规模计数器构成任意计数器方法

1. 乘数法
2. 置位法
3. 复位法

移位寄存器型计数器

环形寄存器

在一个四位移位寄存器型计数器中，存在12个状态属于四个无效循环：

因此，一定要对电路进行初始化置数，否则电路不能自启动（从任意状态都可以进入有效循环）

扭环型计数器

扭环型计数器有一个优点：每一次状态改变只对应一位二进制数字发生改变，从而可以消除竞争和冒险。

由于存在一个无效循环，电路不能够自启动，需要初始化置数。

扭环型计数器的模：M = 2 * n（n是移位寄存器的位数）

顺序脉冲发生器

顺序脉冲发生器：产生一组在时间上有先后顺序的脉冲

电路组成：计数器、译码器

消除干扰脉冲的方法

1. 用输入脉冲封锁译码器门电路
2. 采用扭环计数器（状态改变只会有一位触发器发生翻转）
3. 采用环形计数器

半导体存储器和可编程逻辑器件

半导体存储器

半导体存储器是一种由半导体器件构成的能够存储数据、运算结果、操作指令的逻辑部件，主要做计算机内存储器。

半导体存储器的分类

半导体存储器的技术指标

存储单元：是指存放一位0、1的物理器件

字：一个独立的信息单元，有独立统一的地址，字的大小通常以位为单位。如一个存储器字的大小时8位，则每个字都包含8个二进制位。

字数： = , n为地址码的位数。

位数：一个信息单元的二进制长度，常见单位 字节（1Byte = 8 bit）

存取容量：表示存储器存储的二进制信息的多少，是存储单元个数的总和。存取容量 = 字数 x 位数。

存取周期：连续两次读写操作的最小时间间隔，通常用来表征存储速度。

只读存储器

ROM（read only memory）是一种存储固定信息的存储器，当信息被加工和编程时，信息被存储在ROM中。

特点：

1. 只能读取，不能写入
2. 属于组合电路，电路简单，集成度高
3. 具有信息的不易失性

缺点：只适应存储固定数据的场合。

地址译码器

一个地址码对应一条字线，当某条字线被选中时，与该字线相连的一组存储单元就与数据线相通，进行读操作。

对于N条字线，地址译码器必须要有n条地址线输入，且必有

存储矩阵

由存储单元排列而成，每个存储单元能存放一位二值代码，每一组存储单元对应一个地址码

输出及控制电路

选中的字经输出及控制电路输出，提高带负载能力，由三态门决定数据输出时刻

ROM工作原理

地址译码器选中一条字线，字线对应的存储单元各位数码经位线输出

二极管ROM

地址译码器输出高电平有效：

D0：0101；D1：1110；D2：0011；D3：1010

地址译码器输出低电平有效：

交点处有二极管相当于存0，没有二极管相当于存1。

可编程只读存储器（PROM）

PROM出场后用户可以根据需要进行编程，但只能更改一次。

可擦可编程只读存储器

：光擦除可编程ROM(整片擦除)

:电擦除可编程ROM(对单个存储单元擦除)

 :电擦除可编程ROM(整片或者分块擦除)

随机存取存储器

RAM（random access memory)时可以从任意选定单元读取数据或写入数据到任意选定单元。在计算机中，RAM做内存储器或高速缓存存储器。

输入：控制输入、地址输入、数据输入

输出：数据输出

优点：快速读写，使用灵活

缺点：掉电丢失信息

可编程逻辑器件

可编程逻辑器件（ programmable logic device, PLD）是一种通用器件，逻辑功能可由用户对器件编程设定。

编程可以用硬件描述语言HDL来实现，目前应用最广泛的是VHDL和Verilog HDL

PLD逻辑符号表示方法

连接方式

基本门电路的表示方式

PLD的分类

与阵列固定，或阵列可编程（PROM）

与阵列，或阵列均可编程（PLA）

与阵列可编程，或阵列固定（PAL或GAL等）

基于PLD的组合逻辑电路设计过程

1. 电路方案设计
2. 输入设计
3. 优化电路
4. 选择器件
5. 编程
6. 器件功能时序检查

FPGA

现场可编程逻辑门阵列是一种可编程逻辑芯片,他的逻辑电路可以通过编程修改,从而实现不同的功能.

FPGA可以在硬件级别上实现运算器,乘法器,数字滤波器,二维卷积器

应用场景

1. 硬件加速器
2. 数字信号处理
3. 通信协议
4. 控制系统

FPGA的编程单元基于静态存储器实现,理论上具有无限次编程的能力

脉冲波形的产生与整形

运算放大器

运算放大器是由直接耦合的多级放大电路集成制造的高效的放大器。

运算放大器有两个输入端：

1. 同相输入端：输出与输入信号相位相同
2. 反相输入端：输出与输入信号相位相反

理想运放模型

同向端与反相端都开路

输出回路为受控电压源

运算线性工作状态(负反馈)

虚断：理想运放的同相和反相输入端电流为0

虚短：理想运放同相和反相输入端电位相等

反向放大电路

输入与输出成比例关系，且相位相反，常用于反相比例运算

同相放大电路

输出与输入成比例关系，且相位相同，常用于同相比例运算

反相加法器

同相加法器

输出电压为各个输入电压按照比例相加，系数取决于输入回路的电阻

积分器

积分器的应用：

1. 数学运算
2. 波形变化

微分器

微分器的应用：

1. 数学运算
2. 波形变换

运放饱和工作状态(开环和正反馈)

虚断：理想运放同相和反相输入端电流近似为0

当，为正饱和值

当，为负饱和值

比较器

对两个输入电压进行比较，将比较结果以高低电平输出

比较器特点

1. 工作在开环和正反馈状态
2. 开关特性：输出只有高电平低电平

比较器的应用：对输入波形进行整形

集成555定时器

脉冲是脉动和短促的意思，凡是具有不连续波形的信号均可称为脉冲信号。广义讲，各种非正弦信号都是脉冲信号。
按脉冲波形的形式分成矩形波、梯形波、阶梯波、锯齿波等

矩形脉冲波常作为时钟信号

电路组成

功能表

多谐振荡器

多谐振荡器是一种产生矩形脉冲波的自激振荡器。由于矩形波含有丰富的高次谐波，所以矩形波振荡器又称为多谐振荡器。

特点：多谐振荡器没有稳态，不需要外加触发信号

占空比可调的多谐振荡器

单稳态电路

单稳态电路是一种用于整形、延迟、定时的脉冲电路

单稳态电路的应用

1. 整形：把不规则波形转换成宽度、幅度都相等的矩形脉冲。
2. 延时：将输入信号延迟一定时间之后输出。
3. 定时：产生一定宽度的方波.

单稳态电路功能：每触发一次，输出一个宽度一定，幅度一定的矩形波

单稳态电路的特点：

1. 有两个工作状态，加触发信号前为稳态，加触发信号后为暂稳态
2. 在外加脉冲的作用下，可以由稳态反转到暂稳态，暂稳态持续一段时间，自动返回稳态
3. 暂稳态持续时间就是单稳电路脉冲宽度，只与电路本身参数有关
4. 触发方式是边沿触发

单稳态电路输出脉冲宽度：

施密特触发电路

施密特触发电路是一种具有回差特性的脉冲波形变换电路，有两个稳定输出状态，属电位触发。当输入触发信号电平达到阈值电压时（所加电位信号不得撤去），输出电平会发生突变

施密特触发电路的应用：

1. 波形的变换与整形
2. 幅度鉴别
3. 脉冲展宽电路

施密特触发电路的特点：

1. 输入信号从低电平上升的过程中电路状态转换时对应的输入电平，与输入信号从髙电平下降过程中对应的输入转换电平不同。
2. 在电路状态转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。

数模转换和模数转换

数模转换和模数转换的过程

数模转换器(DAC)

将数字量转换为与之成正比的模拟量的过程称为数模转换，实现这一过程的电路叫做数模转换器(digit to analog convertor)

基本思想： 对于有权码，每一位代码都有一位权值，如果将每一位代码按照其权的大小转化成对应的模拟量，将模拟量相加，就可以得到与数字量成正比的模拟量。

DAC的组成

DAC的数字数据可以并行输入还可以串行输入

DAC原理电路

越高位，电流越大

二进制权电阻DAC

缺点：权电阻型D\A转换器中解码网络所用的阻值范围很大，特别是当分辨率特别高的时候，电阻大小很难实现

R-2R倒T型电阻网络DAC

流入每个2R电阻的电流从高位到低位按2的整数倍递减

比较上述三例，在和相同的条件下，位数越多，输出的最小电压越小，输出的最大电压越大， 在和位数相同的条件下，越大，输出电压越大

DAC的主要技术指标

分辨率

DAC所能分辨的最小输出电压和最大输出电压之比

转换误差

常用满刻度(FSL)的百分数来表示，也可以用最低有效位LSB的倍数来表示

DAC产生误差的原因：

1. 参考电压的波动
2. 运算放大器的零点漂移
3. 电阻网络阻值的偏差

建立时间

数字信号由全1变全0或者由全0变全1，模拟电流达到稳态值所需要的时间

建立时间短说明转换速度快

模数转换器(ADC)

将模拟量转换为数字量的过程称为模数转换，实现这一过程的电路称为模数转换电路，简称ADC(analog to digit converter)

模数转换工作过程

取样与保持

取样就是按照一定的时间间隔采集模拟信号

采样定理：只有当采样频率大于模拟信号频率的两倍，所采集的信号才能不失真的反应原来模拟信号的变化规律。

量化

数字信号在数值上是离散的，采样保持电路的输出电压需要按照某种方式近似的归结到与之相对应的离散的逻辑电平上，任何数字量只能是某个最小数量单位的整数倍

编码

量化后的数值还需要通过编码过程用一个代码表示出来，经过编码后得到的就是A/D转换器输出量

量化误差

量化前的电压和量化后的电压，由于所采用的采样电压不一定能够整除，所以量化前后存在误差，此误差我们成为量化误差。
量化误差属于原理误差，不能够消除，A/D转换器位数越多、离散电平之间的差值越小，量化误差越小

量化方法

1. 只舍不入的量化方法：将不够Δ的值舍掉，这种方法量化误差为Δ
2. 四舍五入的量化方法：将小于Δ/2的值舍去，大于Δ/2的值是为Δ，这种方法量化误差为Δ/2

并行比较ADC

优点：转化速度快，精度取决于电平的划分
n位并行比较ADC所用的比较器个数位，位数增加一位，比较器个数就要翻一倍，这使得并行ADC电路很复杂。

逐次逼近型ADC

逐次逼近型转换时间：

逐次比较型ADC的特点

1. 具有较高的转换速度
2. 转换精度取决于比较器的灵敏度和精度，位数越高转换精度越高
3. 抗干扰能力差

双积分ADC

模拟电压转换为时间间隔，在通过计数器记录积分时间，转换为数字量
双积分ADC的特点

1. 有很强的抑制交流干扰信号的能力
2. 工作性能稳定
3. 工作速度低
4. 只能对直流或者变换缓慢的交流转换

ADC的主要计数指标

转换时间

完成一次AD转换需要的时间

并行比较转换速度最快

逐次比较性A次之

双积分型最慢

分解度(分辨率)

分解度指输出数字量最低有效位为1所需要的模拟输入电压。
最大电压相同的情况下，位数越多，分解度越高

量化误差

指量化产生的误差

精度

指产生一个给定的数字量所需的理想电压和实际值之间的误差，包括量化误差，零点误差，非线性误差等

输入电压范围

指ADC允许的输入电压范围，超过范围ADC不能正常工作