- 博客(2)
- 资源 (7)
- 收藏
- 关注
原创 Verilog中的3-8译码器代码
译码器是数字系统的常用功能模块,典型的行为代码如下:module decoder3to8(out,in,enable);input [2:0] in;input enable;output [7:0] out;reg [7:0] out;always @(in or enable)begin if(enable==1'b0) out=8'b11111111; else out=81'b1<<in; //左移操作 end
2022-05-16 14:12:33 3759
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人