如果DUT含有parameters

如何instantiated?


module test;

  parameter width = 8;
  parameter reset_value = 0;
  reg [width-1 : 0] data_in;
  reg clk;
  reg rst_n;
  reg enable;
  wire [width-1 : 0] data_out;
  
  // Instance of DW03_reg_s_pl
  DW03_reg_s_pl #(width, reset_value)
  U1 ( .d(data_in), .clk(clk), .reset_N(rst_n),
  .enable(enable), .q(data_out) );
	
	...
	
endmodule

DUT长这样:

module DW03_reg_s_pl
  (d, clk, reset_N, enable, q);

  parameter integer width = 8;
  parameter integer reset_value = 0;

  input  [width-1:0] d;
  input  clk, reset_N, enable;
  output [width-1:0] q;
  
	...
	
endmodule
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值