1、volatile
解决可见性使用缓存一致性。
防止指令重排序使用内存屏障,保证有序性。
有volatile变量修饰的共享变量,编译时会有lock前缀。
volatile实现原则:
·Lock前缀指令会引起处理器缓存回写到内存。(总线锁、缓存锁)
·一个处理器的缓存回写到内存会导致其他处理器的缓存无效。(MESI、嗅探)
缓存一致性协议:
处理器上有一套完整的协议,来保证 Cache 的一致性,比较经典的应该就是MESI 协议了,它的方法是在 CPU 缓存中保存一个标记位,这个标记为有四种
状态
Ø M(Modified) 修改缓存,当前 CPU 缓存已经被修改,表示已经和内存中的 数据不一致了
Ø I(Invalid) 失效缓存,说明 CPU 的缓存已经不能使用了
Ø E(Exclusive) 独占缓存,当前cpu的缓存和内存中数据保持一直,而且其他 处理器没有缓存该数据
Ø S(Shared) 共享缓存,数据和内存中数据一致,并且该数据存在多个 cpu缓存中
每个 Core 的 Cache 控制器不仅知道自己的读写操作,也监听其它 Cache 的读 写操作,嗅探(snooping)"协议
CPU 的读取会遵循几个原则:
如果缓存的状态是 I,那么就从内存中读取,否则直接从缓存读取
如果缓存处于 M 或者 E 的 CPU 嗅探到其他 CPU 有读的操作,就把自己的缓 存写入到内存,并把自己的状态设置为 S
做技术人的指路明灯,做职场生涯的精神导师
只有缓存状态是M或E的时候,CPU才可以修改缓存中的数据,修改后,缓 存状态变为 MC
对于声明了volatile的变量进行写操作,JVM就会向处理器发送一条Lock前缀的指令,把这个变量所在的缓存行的数 据写回到系统内存,再根据我们前面提到过的MESI的缓存一致性协议,来保证多CPU下的各个高速缓存中的数据的 一致性。
防止指令重排序
在多核心多线程下的指令重排序会影响可见性问题。
使用内存屏障解决
前提是编译器的优化乱序和cpu的执行乱序。
CPU层面的内存屏障
写屏障(store barrier)、读屏障(load barrier)和全屏障(Full Barrier),主要的作用是
Ø 防止指令之间的重排序
Ø 保证数据的可见性
编译器层面的
LoadLoad Barriers
StoreStore Barriers
LoadStore Barries
StoreLoad Barries
volatile的优化使用:
追加64字节提高并发编程的效率。