数字IC学习笔记
文章平均质量分 54
比特张
这个作者很懒,什么都没留下…
展开
-
一种modelsim+matlab的FPGA图像处理仿真方法
一、基本结构使用modelsim工具,调用Verilog的系统函数,将图像数据读入testbench的memory组。在处理后调用系统函数将数据保存成文件。这些系统函数是不可综合成硬件的,仅用于仿真测试。图像数据需要使用matlab生成,因为普通图片是进行过压缩储存的,需要把图片还原成原始rgb或ycrcb数据流。同理处理完保存的图片原始数据需要用matlab进行处理,转换成可用于显示的图片格...原创 2020-04-16 17:33:43 · 1949 阅读 · 0 评论 -
串口(UART)发送模块-verilog实现-VCS仿真
一、要点1.结构:TTL电平的串口由两条信号线连接,一条为接收端RX,另一条为发送端TX。UART是一种无时钟线的串行接口,接线简单。2.时序:即信息流动的时间顺序。下图是串口的时序图。 串口数据按帧发送,帧内的数据位、检验位、停止位是可配置的,一般情况下,数据位为8位,无检验位,停止位为1位,一帧数据则包含1+8+0+1=10位(bit)。 空闲状态下,总线...原创 2019-09-02 12:15:39 · 3527 阅读 · 2 评论 -
串口(UART)接收模块-verilog实现-VCS仿真
一、要点参考上一篇发送模块https://blog.csdn.net/a1254484594/article/details/100190162二、实现1.架构:使用有限状态机实现,主要包含两部分:数据采样、状态转移。数据采样一般在每个数据位的中间采样,因为此时离上升沿或下降沿最远。状态机可定义11个状态,对应到一帧数据中,依照时间顺序为:WAIT等待起始位状态,STARD起始...原创 2019-09-09 22:14:24 · 1528 阅读 · 0 评论 -
HDMI中的视频时序分析
一、前言:建立层次观念 说到时序,我们首先想到的例子是IIC、SPI、串口等接口的例子,以我们之前的理解,时序就是传输线上电平随时间变化的顺序。但是但是但是!,在HDMI这里,我们应该建立一个新的观念:即时序不一定对应到物理层:即传输线上。这是怎么回事?且看: 因为HDMI的协议中,对传输的信息进行了编码,即TMDS编码,目的是使传输线上电平的跳变更小,从而达到减少干扰、增强传输可靠性...原创 2019-09-22 00:19:06 · 17572 阅读 · 2 评论