2012年08月_a14730497

10月 09月 08月 07月 06月

原创基于fpga设计9/7小波变换原理

9/7小波变换包括行变换，列变换。期中行变换包括第一步行变换，第一步行更新，第二步行变换，第二步行更新列变换包括第一步列变换，第一步列更新，第二步列变换，第二步列更新期中第二步行更新后要进行列变换，在这里要进行串行转并行。最后解交织部分是把低频信息放在一起，高频信息放在一起。

2012-08-25 09:00:23 2092

转载 Verilog HDL运算符

一、逻辑运算符：&&：逻辑与； ||：逻辑或； !：逻辑非。二、关系运算符：==：逻辑相等； !=：逻辑不等； ===：全等； !==：不全等。"==="和"!=="可以比较含有x和z的操作数，在模块的功能仿真中有着广泛的应用。三、位运算符：~：非； &：与； |：或； ^：异或； ^~：同或。四、拼接运算符： {s1, s2,

2012-08-24 19:57:32 1677

转载 signed与unsigned的问题

以前知道有signed与unsigned的区别，但是很少有真正地碰到过，所以没有什么真正地了解。这次在coding的时候终于碰到，写下来以后好看。错误的：module abs(clk,a,b,c); input clk; input [7:0] a; input [7:0] b; output reg

2012-08-24 19:48:04 6274 1

转载应届毕业生找工作的忠告

(1) 人是为事业而活，不是为工作而活。人一生中会换很多工作，不必要把找工作看得太重要。工作是外在的，是随季节换装的衣服，事业才是人生的支柱，理想才是人生的价值。在忙忙碌碌找工作的过程中不要失去了自我。有时间停下来，好好问问自己，我这一生想做什么，想怎么度过。人的一生要过有原则的生活，要在不断的自我完善中找到快乐。(2) 人生是马拉松。笑到最后的才是胜利者。不要期望在刚毕业的时候就找到最好

2012-08-24 19:41:18 1172

原创基于verilog的抢答器

功能说明：1，用了3个输入代表抢答按钮，如果想设置更过直接更改；2，初始时倒计时为10s；3，如果倒计时为10s没人抢答，按下复位键，重新开始抢答；4，在倒计时10s内有人抢答，则倒计时停止减一；5，序号显示的是第一个抢答的人对应的序号，其他人抢答无效；6，按下复位键，重新开始抢答。代码如下：`timescale 1ns/1ps///////////

2012-08-24 16:30:10 13676 3

原创基于verilog的交通灯

状态说明：1，初始化东西南北的灯全亮；2，东西绿灯亮，南北红灯亮 20秒；3，东西黄灯亮，南北红灯亮 5秒；4，东西红灯亮，南北绿灯亮 20秒；5，东西红灯亮，南北黄灯亮 5秒；6，循环 2，3，4，5，代码如下：`timescale 1ns/1ps/////////////////////////////////////////////////

2012-08-24 11:11:36 15447 1

原创关于状态机一段式二段式三段式 (网上资料搜集)

初学FPGA时学的是verilog, 看夏宇闻的书上状态机的例子使用的一段式,当然他没有说明这种写法是一段式,当时觉得挺简单明了.后来用VHDL, 看的一本E文的书上, 状态机的例子是典型的二段式(作者也没说明这是两段式),当时还觉得这种写法挺麻烦的,没有一段式的看起来舒服, 当时还没有切身的体会两种的区别以及一段式的劣处.后来在一段式状态机上吃了亏, 才想到去重新思考和认识状态机,才知道了一

2012-08-23 19:26:39 7850