基于verilog的交通灯

状态说明：

1， 初始化 东西南北的灯全亮；

2， 东西绿灯亮，南北红灯亮  20秒；

3， 东西黄灯亮，南北红灯亮 5秒；

4， 东西红灯亮，南北绿灯亮 20秒；

5， 东西红灯亮，南北黄灯亮 5秒；

6， 循环 2，3，4，5，

代码如下：

`timescale 1ns/1ps

// Company  :
// Author  : gong
// Create Date : 2012.8.24
// Design Name :
// Module Name : traffic
// Project Name : traffic
// Target Device: CycloneII EP2C8Q208C8
// Tool versions: QuartusII 9.0
// Description :     
// Revision  : V1.0
// Additional Comments : 

//红黄绿
//1亮0灭
module  traffic (
                 clk,
                 rst_n,
                 dongxi,
                 nanbei
               
                );
input           clk;
input           rst_n;
output   [2: