FPGA中,两个mmcm不能接在同一个板级时钟引脚上 因为每一个mmcm在生成时默认生成了ibuf,而同一个FPGA引脚只能有一个ibuf,虽然可以手动取消IP中的ibuf,手动添加,但是会影响板上的时钟分配,产生不确定的时钟影响。(mmcm生成的都是同步时钟)