vivado HLS 实验步骤记录

新建工程

①定义top函数

②定义tb文件(包含测试向量)

③设置器件型号

④定义端口输入时钟

⑤定义输出配置(默认:导出IP、语言verilog)

模拟仿真

①C simulation

目的:对代码功能进行逻辑验证(需要使用tb和测试向量)

②C synthsis

目的:高级语言综合成RTL

结果

③Co-simulation协同仿真

④导出IP

Solution --->Export RTL

  • 8
    点赞
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值