NIAnEemm-CSDN博客

原创 Python爬虫实践

通过上述步骤，我们使用Python对Titanic数据集进行了数据加载、探索、可视化、预处理和简单的建模。这是一个简单的例子，实际应用中，数据分析的复杂度会更高，但Python提供了强大的工具和库来帮助我们高效地进行数据分析。通过对数据的分析，可以从中提取有价值的信息，支持决策和创新。我们将使用一个公开的示例数据集——`Titanic`数据集，它包含了泰坦尼克号乘客的信息，包括他们的生存情况、年龄、舱位等。我们可以使用Matplotlib和Seaborn进行数据可视化，帮助我们更直观地了解数据。

2024-07-12 12:02:41 1062

原创 GPLT补题 PTA L2-006 树的遍历

解题思路：后序遍历的顺序为左右根，中序遍历的顺序为根左右。这类题型的思路就是在后序遍历序列中根据中序遍历的次序找的左右子树的分界点，进行递归。由后序遍历的性质知道每个子树的根一定是后序遍历区间右端点，即编号最大的点。我们选择在中序遍历的序列上操作，可以知道根节点的左边是左子树，右边是右子树。结合后序遍历的性质——根节点的编号最大，找出根节点的下标和位置后，对左右子树递归就好。给定一棵二叉树的后序遍历和中序遍历，请你输出其层序遍历的序列。这里假设键值都是互不相等的正整数。在一行中输出该树的层序遍历的序列。

2024-03-27 15:15:43 190

原创数电课设——饮料自动贩卖机

【代码】数电课设——饮料自动贩卖机。

2024-03-24 19:13:21 1057 1

原创 SWJTU 数电实验报告——外星萤火虫

外星萤火虫是社群生物，“虫后”以自己的发光信息 f0（正常时是 30%占空比的毫秒脉冲，繁殖季为占空比为 50%，年老时占空比逐渐减小，周期逐渐增大，直至死亡）控制整个族群的活动。c) 改变函数发生器的输出信号频率和占空比，观测并记录 f0, f1 的波形. d) 将 f0 设置到 1kHz，分别改变 p 和 sta 的逻辑值，观察并记录不同条件下 f0, f1 和 f2 的波形和相关参数。（2）哨虫在边界区域，分为两小类：①边界安全，则按要求输出双脉冲信号 ②边界不安全，按要求输出三脉冲信号。

2024-03-24 19:04:31 1400

原创 SWJTU 数电实验报告——按键防抖动

防抖动电路的输入接实验箱的按键/开关（SW0），输出接实验五 1 位计数译码显示电路的时钟输入，实现每按一次按键（或拨一次开关）计数器加 1，多次测试不出现抖动乱加现象，电路对按键的响应无明显滞后。状态机在按键输入的过程中会经历松开状态、松开毛刺状态、按下毛刺状态和按下状态，并根据输入信号和计数器的状态来稳定地输出按键状态，并在稳定状态下输出进位信号。本次实验要求实现了一个用于防抖动的按键状态机，可以处理由于按键在状态切换时产生的抖动情况，并输出稳定的按键状态信号和状态机状态。4. 持续稳定判断法。

2024-03-24 18:49:50 1703 1

原创 SWJTU 数电实验报告——可控分频器设计

sn=2017100000，sn[3:0]=4321 4、实验测试用导线将 clk_out[0]接入实验箱的逻辑分析仪通道 CH0，测试 clk_out[0]实际输出频率及占空比，若与要求不相符（频率误差须小于 1‰，占空比误差小于 1%），修改电路程序使之符合要求。当 sel=0 时，clk_out[0]=sn[3:0]Hz，clk_out[1]=sn[3:0]/2Hz；当 sel=1 时，clk_out[0]=sn[3:0]Hz，clk_out[1]=sn[3:0]/5Hz。

2024-03-22 14:37:14 1955 1

原创 SWJTU 数电实验报告——数码管动态扫描显示电路设计

4 位动态扫描显示数码管的位选信号可看作是 4 相时钟，占空比 25%，位选信号为高电平时将需要显示的数据送到数码管译码器上译码，再将译码输出送到数码管的段信号。从上述时序图可以看出，在 SEG1 为高电平时，SEG1 位数码管被选中驱动，Data1 被送到 7 段译码器中译码，此时数码管的 SEG1 位显示 Data1 的数值，其它几位数码管不亮；注意，因为位信号驱动电路和数码管的切换速度都不高，一般最高只能几 kHz，所以扫描时钟频率并非越高越好，否则数码管的亮度可能会降低，甚至显示错误。

2024-03-22 14:33:07 3334 1

原创 SWJTU 数电实验报告——1 位十进制可逆计数器设计

(3) 进位（加计数时）、借位（减计数时）功能，加计数时 CO=1@Q==9，减计数时 CO=1@Q==0；3. 实验测试 (1) 将时钟 CLK0 的频率设置为 1~2Hz 或 PULSE，观察、验证“计数、清零、使能、加减、置数”等功能，并记录实验现象（状态图，非正常计数的状态现象可以用文字单独记）。(5) 波形顺序应当是上面为输入信号，下面为输出信号；实时采样回放时为使看到的波形是稳定的，必须在输入信号满足特定状态时触发一次采样并回放，当这一个触发状态是周期性出现时，显示的波形就是稳定的。

2024-03-22 14:11:45 1530 1

原创 SWJTU 数电实验报告——Verilog 层次化文件设计——汽车流动转向灯电路设计

答：有十二个灯需要控制等价于对译码器输出长度为12，由译码器原理知，对应输入线路Q宽度应为4，且codeout的长度应为12,以上是对输入输出信号代码的更改。1、用 Verilog HDL 以层次化的设计方法，结合实验 1（LED灯实验需修改部分代码），使用下文计数器模块代码“Code-1 7 进制计数器”，将计数器输出 Q 与译码器输入 x 相连，译码器输出 codeout 锁定到实验箱的 LED 上，设计一个彩灯控制器。b) 将 clk0 设置到 1~2Hz，观察灯的显示，并记录实验现象。

2024-03-22 14:04:02 1991 1

原创 GPLT补题 PTA-L2-005 集合相似度

set 的基本用法是去重并将数组中的元素默认从小到大排序，由于本题研究集合——没有重复元素，但考虑到输入可能有重复的，因此用set来筛选，并重新放入数组 a 中（也可以不放，开个二维set数组，定义可以 set 里面套 set：set<set<int >>st 或者 set<int >st ）。对于两个集合都有的不相等整数个数可以固定一个集合，用一个指针 j 枚举另一个集合的元素进行判断，由于 set 的性质是默认排序的，所以直接扫一遍就可以。每个集合首先给出一个正整数M（≤104），是集合中元素的个数；

2024-03-22 13:52:19 127 1

a22222222aaa的博客