![](https://img-blog.csdnimg.cn/20201014180756925.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
verilog
PPOP95
记录学习过程
展开
-
verilog中case、casez、casex的区别
http://www.cnblogs.com/poiu-elab/archive/2012/11/02/2751323.html转载 2018-10-25 15:35:53 · 6289 阅读 · 0 评论 -
Altera FIFO IP核时序说明
大多数参考书中对FIFO的实验往往仅仅给出IP核的调用方法、verilog例程,对于IP核的时序解释涉及甚少。下面链接中的文章对FIFO IP核时序给出了详细的说明。https://www.cnblogs.com/rouwawa/p/7066635.html...转载 2018-11-19 20:40:03 · 874 阅读 · 0 评论 -
Verilog中的有符号数和无符号数
verilog符号数问题主要涉及【常数】、【变量】、【运算符】。一、整型数1、十进制数普通十进制数一律被认为是有符号数,如32 //有符号数-15 //有符号数2、基数格式的表示法基数格式表示情况下,数的符号要明确声明,如8'sh51 //8位有符号数010100016'so72 //6位有符号数111010,即十进制数下的-6 对于未声明符号位的,按无符号数处理4'd2...原创 2018-12-17 21:35:26 · 15389 阅读 · 1 评论 -
RGB转YUV的verilog实现和验证
参考https://www.cnblogs.com/lunix/archive/2011/07/31/rgb2yuv_design_verification.html转载 2019-05-05 11:11:12 · 3021 阅读 · 0 评论