- 博客(6)
- 收藏
- 关注
RSS订阅转载 Lattice并购案&我国FPGA发展路径
FPGA作为通信、航天、军工等领域的关键核心器件，是保障国家战略安全的重要支撑基础。近年来，随着数字化、网络化和智能化的发展，FPGA的应用领域得到快速扩张。美国在FPGA领域拥有绝对的垄断优势，已成为制约他国的重要工具之一。基于保护国家战略资产的考虑，美国总统特朗普下达行政指令，宣布停止具有中资背景的私募股权基金（Canyon Brid...
2019-03-25 20:09:00
286
转载 Modelsim和Vcs+Verdi使用技巧(Linux)
Modelsim脚本自动仿真1、创建文件 run.do，“#”为注释符号quit -sim #退出上次仿真.main clear ...
2019-03-24 20:13:00
1902
转载 I2S_RX 音频接收通用设计
I2S简介如上图所示：SCLK ：位时钟，数据单bit反转。 频率=2 * 采样频率 * 采样位宽LRCK ：帧时钟，左右声道标志位。 频率=采样频率SDATA ：串行音频数据BIT位。图中表示音频数据为8bit，即采样位宽=8sdata在sclk的下降沿变化，上升沿采集。且在lrck发生反转后的第二个上升沿...
2019-03-24 20:11:00
648
转载 I2S_TX 音频发送通用设计
I2S简介如上图所示：SCLK ：位时钟，数据单bit反转。 频率=2 * 采样频率 * 采样位宽LRCK ：帧时钟，左右声道标志位。 频率=采样频率SDATA ：串行音频数据BIT位。图中表示音频数据为8bit，即采样位宽=8sdata在sclk的下降沿变化，上升沿采集。且在lrck发生反转后的第二个上升沿...
2019-03-24 20:09:00
487
转载 单bit跨时钟域同步电路设计
做个假设：需要将100M时钟下的脉冲同步到1M的时钟域下，如果按照打拍的方式，需要延展100拍后再进行跨时钟域才能保证信号能在1M时钟域正确采到，这种设计方法未免太愚蠢而又浪费资源。本篇介绍两种可以同时处理快到慢、慢到快所有时钟频率的脉冲同步设计电路情况。脉冲同步电平同步脉冲同步注：* 蓝色为 A 时钟域的寄存器;* ...
2019-03-24 20:04:00
384
转载 如何理解「复位 」？
复位目的：使整个系统进入一个指定的初始状态同步复位always @(posedge clk)begin if(!rst_n) ...... else ...... end优点：可使整个电路为完全的同步设计，有利于静态时序分析（STA）。有利于仿真工具仿真（Modelsim、Vcs...
2019-03-24 18:49:00
322
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人