2022IC秋招面经分享【上海兆芯·ASIC设计工程师（上海）】

【流程】
2022.9.5 一面
2022.9.7 二面
2022.9.8 hr面

面经分享

一面

1.讲项目，时钟频率怎么考虑的
2.现场做STA分析题目，算哪里setup/hold违例，怎么解决？
跟笔试做的差不多，一个reg-reg的基础题目
3.手撕：串行序列检测11010
有移位寄存器和状态机两种方法，我个人还是更喜欢简洁省事的移位寄存器，就写了这个
4.异步fifo是为了干嘛？
5.单比特跨时钟域方法
6.CPU五级流水线及三种冒险？
7.虚拟内存是怎么映射的，什么是MMU？
8.cache的三种映射方式？
9.工作地点只接收上海吗

反问：
面试官介绍了公司内部情况，ASIC设计主要有CPU组和芯片组两个组，面试官是CPU组的，然后介绍说兆芯的IP基本都是自研的，国内几乎没有这样的。

二面

1.IC设计全流程
2.项目相关等等、比如时钟频率怎么定的，画加扰模块的框图，问的特别细，哪怕是一个很简单的模块也得画框图说明，然后很细致的问原理。
3.单比特异步处理，然后画出边沿检测的电路图和时序图
4.手撕异步fifo（不用写SRAM，只写逻辑控制部分就可以），为什么用格雷码
5.FPGA设计流程

总结

作为X86 CPU的两大厂商之一，技术还是挺强的，面试官说兆芯是国内难得IP全自研的公司之一（不知道真假），相比于海光加班少很多，九月底收到OFFER CALL谈薪，然后发了意向，据说965，然后工资也是一如既往的国企风格（和复旦微差不多的月薪，但是乘的肯定没复旦微多，但是wlb），不过有补充公积金，不过个人考虑工资在上海实在一般+更倾向于回杭州，所以拒了。