2022IC秋招面经分享【蔚来·数字IC设计工程师（合肥）】

【流程】
2022.7.14 笔试
2022.7.25 一面

面经分享

红色是没回答出来的部分，蓝色是我的回答

一面

1.项目时序约束是怎么约束的
2.交织和干扰消除是怎么做的
3.讲了一下怎么用jtag和ila，除了用电脑还会用什么去找问题
示波器、频谱仪、信号发生器等等
4.set_multicycle_path是怎么用的，对setup和hold是哪两个沿，举了两个实际工程中问题问能不能约，其中一个是：
源时钟域：500Mhz 64bit数据 Memory里读 目的时钟域：1Ghz 32bit寄存器
不能用
并提到IC工程中Memory里出数频率要比较低，不然会？
5.时序路径有哪四种
6.讲一下怎么降低资源利用的
7.项目中有对功耗有要求吗
8.几个不同模块的输出能直接与运算吗
回答得同步到同一个时钟域下，面试官说你的是标准的，但是工程里有时候可以直接与运算，竞争冒险不一定会导致结果错误
9.跨时钟域的方法，单比特多比特都说
10.介绍一下三种总线不同的应用场景
11.解释一下burst和outstanding
12.有几种突发类型，分别有什么应用场景
13.为什么没有读响应通道
14.burst能中断吗，万一burst还没结束主机不想发了怎么办
15.什么是独占式访问
16.什么是死锁
15答的不好，16没回答出来，后续下来查了一些资料转存在同名的博客园上
17.解释一下建立时间、保持时间、亚稳态，亚稳态能消除吗，怎么减小亚稳态的影响
18.什么是skew、jitter，对建立时间保持时间的影响
19.说一说CPU五级流水线
20.五级流水线会有什么问题

想来合肥吗
介绍了一下部门

总结

面试过程中面试官说了两次去年你的水平肯定可以进了但是今年hc不太多，当时很开心以为至少一面稳了，没想到等来感谢信了QAQ感觉面试基本上都答出来了，可能确实hc不够然后非科班比较难进吧，不过一面面试官感觉挺不错的，有朋友最后拿到了合肥的，跟上海好像一个价，很香hh