Verilog 实现斐波那契数列
Verilog 实现斐波那契数列主要学习了for语句的使用(避免相似重复的语句,但实际硬件上还是一样的) 以及memory的用法:`timescale 1ns / 1psmodule fibonacci(clk,rst_n,seq_out);input clk;input rst_n;output [12:0] seq_out;reg[12:0] memory [19:0];reg [4
原创
2017-07-25 22:42:35 ·
2782 阅读 ·
0 评论