![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
数字后端
芯冰乐
微信公众号/知识星球:芯冰乐,专注于数字后端设计实现
展开
-
综合后的sdc能够直接进行APR吗?
本文提供了解决数字APR所需要用到的sdc的处理方法。原创 2024-09-03 10:11:58 · 171 阅读 · 0 评论 -
为什么reg2cgate的setup难以满足?
从图上我们可以看出,clock gate的clock latency是delay1,reg1的clock latency是delay1+delay2,可以明显的看出,reg2cgate的setup,其launch clock path delay天生是要比capture clock path delay要多delay2的,因此其setup相对于reg2reg是不好满足的。因此,在数字后端脚本、flow上比较擅长,大家如果有相关的问题,可以提供答疑咨询服务。因此,能够让我们去处理的就是delay2的值。原创 2024-08-31 10:33:17 · 448 阅读 · 0 评论