记得诚

ESD（Electrostatic Discharge）静电放电定义：标准定义：根据 GB/T4365-2003 电工术语 电磁兼容对静电放电的定义：具有不同静电电位的物体靠近或者接触引起的电荷转移。通用定义：两个具有不同静电电位的物体，由于直接接触或者靠近引起两物体间电荷传递。电荷传递的能量达到一定程度后，击穿其间介质而进行放电的现象就是静电放电。接触放电方法：试验发生器的电极保持与受试设备的并由发生器内的放电开关激励放电的一种试验方法。空气放电方法。

大家好，我是记得诚。上文介绍了ESD的基本知识，对ESD的测试标准进行了解析，包括静电发生器的介绍，实验布置要求，静电放电实验的实施及判定等内容。本文主要介绍ESD的干扰机理。

大家好，我是记得诚。今天还是继续ESD的内容，对ESD干扰的耦合路径进行深入分析。

静电放电过程中静电干扰主要通过三种间接耦合方式干扰敏感源，即电场耦合、磁场耦合、地弹。前文已经深入分析了静电放电过程中的电场耦合，今天就谈谈静电放电过程中的磁场耦合，也可以理解环路耦合。熟话说的好〝人往高处走，水往低处流〞，静电电流也会选择阻抗最低的路径返回到源端。静电电流流会源端的路径实际上就构成了电流环路，当敏感信号形成的电流环路与静电电流环路存在共环路时，就会将静电放电干扰耦合到敏感信号环路内，干扰敏感信号。

前面深入分析了静电放电的干扰机理、耦合路径，从现在开始将进入下一个大家非常关注的环节：静电放电问题分析与调试，掌握静电放电问题的分析方法，快速锁定敏感设备或者耦合路径，可以达到事半功倍的效果。

复位信号是芯片非常重要且敏感的信号，其工作可靠性直接影响芯片工作的稳定性。复位信号的电路设计时应充分考虑其抗干扰能力，例如：增加ESD元件预留。复位信号的PCB布线应避免靠近ESD测试点，TVS元件、滤波电容元件、上拉电阻元件应靠近芯片复位信号引脚放置。关于DC-DC芯片电路设计应严格遵守芯片应用手册，尤其是EN脚、反馈信号、输出端滤波电感、电解电容关键器件选型。本案例DC-DC输出端电解电容参数由100uF改为470uF甚至更大容量电容时输出电压跌落问题就不是非常明显，则很容易忽略，很难被发现。

静电放电噪声耦合的方式主要是：传导耦合与辐射耦合，辐射耦合主要以磁场耦合、 电场耦合为主要形式。电场耦合发生的主要条件是：静电放电高频在参考地平面寄生电感中产生电平波动，平行于参考地平面上的较长信号布线就很容易通过分布电容发生电场耦合。根据高速信号回流路径的特性可知，其回流路径是贴近信号布线下方，或者信号两侧，若信号回流路径跨分割后，环路面积会随之增大；信号环路面积大从EMI角度看其空间辐射更强，从EMS角度看则更容易耦合外部噪声干扰（雷击浪涌、EFT、ESD、RS）。

ESD防护器件在不动作状态下对所保护电子电路、电子系统的功能应不造成任何影响，可以通过维持低电流以及足以在特定数据传输速率下维持数据完整性的低电容值来达成。在ESD应力冲击或者说大电流冲击条件下，ESD保护元件的第一个要求就是必须能够正常工作，要有足够低的阻抗以便能够限制受保护点的电压；其次，必须能够快速动作，这样才能使上升时间低于纳秒级的ESD电流上升时间。ESD保护元件主要有以硅技术为代表的ESD器件，如瞬态电压抑制器TVS管；以陶瓷技术为代表的ESD器件，如金属氧化物压敏电阻；

不同信号参考地平面应尽量保持完整，减小静电电流流过参考地平面时造成的电位差,防止电位差导致的信号传输电平错误.主芯片GPIO信号布线应保持最短化，减小与参考地平面之间的电场耦合，同时也防止因信号环路面积较大耦合静电放电噪声干扰。外部端子接地引脚顶层采用分地设计，最好是直接过孔到完整参考地平面接地，避免与顶层信号包地、其它包地相连，防止顶层串扰耦合到其它信号，造成ESD问题。

ESD问题的影响因素是方方面面的，ESD问题现象也是千奇百怪的，实际产品设计过程中，大家可能也会遇到莫名的问题，合集试图将ESD调试设计的完全呈现给大家，由于时间和篇幅的关系无法实现，希望大家在以后的项目实践过程遇到ESD问题可以找我讨论，也尽力帮助大家，希望大家相识于江湖，相携于江湖，共同成长，共同进步。