自定义博客皮肤VIP专享

*博客头图:

格式为PNG、JPG,宽度*高度大于1920*100像素,不超过2MB,主视觉建议放在右侧,请参照线上博客头图

请上传大于1920*100像素的图片!

博客底图:

图片格式为PNG、JPG,不超过1MB,可上下左右平铺至整个背景

栏目图:

图片格式为PNG、JPG,图片宽度*高度为300*38像素,不超过0.5MB

主标题颜色:

RGB颜色,例如:#AFAFAF

Hover:

RGB颜色,例如:#AFAFAF

副标题颜色:

RGB颜色,例如:#AFAFAF

自定义博客皮肤

-+
  • 博客(5)
  • 收藏
  • 关注

原创 3G SDI level B 格式解析及转换至 level A

第三点,也是最坑的一点,需要单独操作 583 行和 1123 行的 Link B,583 行的 Link B 是数据行,但是 TRS 的 V 为 1,同样的,1123 行的 Link B 是消隐行,但是 TRS 的 V 为 0,需要分别修改。由于一帧图像总行数为1125行,肯定是不能简单地区分为奇偶的,所以3G level B 将两帧图像打包为一帧,第一帧 Link A 传输偶数行,第二帧 Link B传输偶数行。而 DL 是通过一根线缆,将两路 HD SDI 同时传输,从而实现 3G SDI 的带宽。

2024-06-19 17:06:12 589

原创 FPGA常见接口及逻辑实现(四)—— VGA

实现RGB 888接口时序,并通过HDMI接口显示彩条

2024-05-28 11:50:25 988

原创 FPGA常见接口及逻辑实现(三)—— SPI

通过简单的mcu读写寄存器控制的SPI主机,还有四线QSPI主机Verilog实现

2024-04-19 14:30:06 2709 3

原创 FPGA常见接口及逻辑实现(二)—— I2C

介绍了I2C接口及其Verilog实现

2024-04-09 11:45:53 2358

原创 FPGA常见接口及逻辑实现(一)—— UART

verilog实现结构简单复用性高的串口模块

2024-03-25 17:56:27 1709

空空如也

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人

提示
确定要删除当前文章?
取消 删除