全志A33下面,讲解配置LVDS时序,支持12.1寸屏

本文详细介绍了在全志A33芯片上配置LVDS时序以支持12.1英寸显示屏的过程。内容包括原理图与管脚定义、时序分析,以及在sys_config.fex文件中修改参数的方法。通过调整行周期、列周期、HBP、HSPW、VBP和VSPW等参数,成功点亮屏幕。
摘要由CSDN通过智能技术生成

最近玩全志A33,4核芯片,跑安卓4.4,调了一把LVDS屏,给大家分享下调试过程,也给自己留个底。

1、原理图与管脚定义

咱们这个A33的LVDS使用的是LCD的接口来复用的,具体管脚分布如下,使用的是PD18-PD27这几个引脚; 
A33管脚定义1
A33管脚定义2

我这边使用的屏是夏普的屏,型号是LQ121K1LG52,这款屏支持6/8bit 单路lvds接口。信号接口是20PIN的。管脚分布如下图

LVDS屏管脚定义

多说一句,这个20脚的高低电平对于LVDS输出格式有严重影响,8bit模式下,20脚如果接GND或者悬空,则选择NS模式;如果接高电平,则选择JEIDA模式;两种模式的区别如下图:

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值