apple_53311083的博客

在 7 系列 FPGA 中的区域时钟缓冲器被新的时钟缓冲器所取代，这些新时钟缓冲器具有更广泛的全局时钟分布能力，同时能够自动利用局部时钟缓冲器进行时钟的局部分配。字节通道时钟输入（DBC 和 QBC）引脚对是专用时钟输入，用于直接驱动位片（bit slices）中的源同步时钟，在 I/O bank 中工作。具体来说，在当前选择的时钟在 S0 和 S1 变化后从高电平转换到低电平时，输出保持低电平，直到另一个时钟（即待选择的时钟）从高电平转换到低电平。此时，新的时钟开始驱动输出。

在UltraScale+™ 器件中，除了我们在常规熟悉的BRAM资源以外，还额外提供了URAM（UltraRAM）资源。UltraRAM 是一种单时钟同步操作的高密度存储器，每个 UltraRAM 块可存储 288 Kb 数据，配置为 4K x 72 位的存储单元，其容量是 Block RAM 的八倍。虽然 UltraRAM 内部使用单端口存储单元，但通过在一个时钟周期内顺序执行端口 A 和端口 B 的操作，实现了双端口功能。

Xilinx® UltraScale™ 架构是一种革命性的方法，用于创建可编程设备，这些设备能够满足下一代应用程序的巨大 I/O 和内存带宽需求，同时有效地路由和处理带入芯片的数据。基于 UltraScale 架构的设备通过行业领先的技术创新，满足广泛的高带宽、高利用率系统需求。这些设备共享许多构建块，以提供跨产品范围的优化可扩展性，以及众多新的功耗降低特性，以实现低总功耗。

本文介绍了FPGA中的区域时钟，内容包含了I/O 时钟缓冲器，区域时钟缓冲器，多区域时钟缓冲器和水平时钟缓冲器

本文介绍了FPGA中的全局时钟概念，说明了时钟区域和全局时钟域的相关概念。主要介绍了FPGA中的全局时钟缓冲器BUFG和相关的原语

Clock-Capable(CC) input在现代 FPGA 设计中扮演着至关重要的角色。这些专用输入引脚允许高性能的时钟信号直接进入 FPGA，确保了时钟网络的精确性和稳定性。通过利用 CC 输入，设计师可以有效地管理 FPGA 内部的时钟分配，优化整个系统的性能。

FPGA时钟资源介绍，时钟Buffer的简单介绍和使用场景介绍。

本文介绍了FPGA中的BRAM结构，详细说明了RAMB18E1，RAMB36E1两个原语，解释了为什么在一些情况下，18KB的BRAM配置后总资源数少于18KB，36KB的BRAM配置后总资源数少于36KB

数字集成电路有全定制、门阵列、标准单元、可编程器件、微处理器和SoC等多种实现方式，需根据性能要求、研发周期、经济性、灵活性等要求权衡选择

FPGA的设计和软件设计不同，我们所设计的RTL代码最终还是要落实到硬件底层来进行实例化，因此理解硬件底层的内容是很有意义的。

本文介绍xilinx的时钟IP核 Clocking Wizard v6.0的具体使用与测试过程，主要介绍各个界面参数的不同含义和配置方法

本文介绍FIFO Generator v13.2 IP核的具体使用与例化。总结了FIFO IP核的使用方法，给出了各个配置参数的具体含义及配置方式，并对相关的设计进行了测试。

在本文中我们对于xilinx系列的FPGA所提供的时钟IP核：Clocking Wizard v6.0 IP核进行了简单的介绍，然后对于FPGA中时钟的CMT结构进行了解读，介绍了MMCM和PLL的作用与区别，最后介绍了一些MMCM和PLL的使用示例

本文对于xilinx的FIFOGenerator IP核进行了一个简单的介绍，解释了IP核中各个类型信号的具体功能。介绍了FIFO的读写操作，其中读操作又可以分成2种模式，推荐使用标准模式，最后介绍了FIFO的非对称读写位宽

ROM的使用,BRAM IP核，RAM IP核例化，ROM IP核例化

RAM IP核的使用，FPGA RAM IP核例化，Block MemoryGenerator v8.4 IP核

xilinx BRAM IP核介绍，BRAM介绍，BRAM的工作模式

FPGA时钟资源，全局时钟，区域时钟，I/O时钟，CMT简介

FPGA中的BRAM，BRAM实现RAM,ROM,FIFO.RAM工作模式，FIFO含义，BRAM的特性与分布

FPGA中的CLB，CLB简介，CLB组成，CLB在FPGA中的分布，LUT,MUX,CARRY,FF在FPGA中的介绍，FPGA原理与结构

fpga中的进位链使用，加法器设计，行波进位加法器，超前进位加法器，CARRY4

MUX在FPGA中的应用，MUX的实现，MUX为什么还在FPGA中存在

移位寄存器SRL，移位寄存器verilog实现，LUT实现移位寄存器

FPGA中的DRAM，DRAM的配置方式，DRAM的原理与结构，DRAM的实现方式，vivado推断DRAM和BRAM，Distributed RAM

触发器，锁存器，寄存器，为什么xilinx推荐高电平复位，为什么latch依然存在，FPGA中的触发器与锁存器

FPGA原理与结构，LUT的基本组成原理和应用，LUT的发展历史，为什么流行使用6-LUT