![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
FPGA原理与结构
文章平均质量分 94
apple_ttt
这个作者很懒,什么都没留下…
展开
-
UltraScale系列底层结构(1)——引言
Xilinx® UltraScale™ 架构是一种革命性的方法,用于创建可编程设备,这些设备能够满足下一代应用程序的巨大 I/O 和内存带宽需求,同时有效地路由和处理带入芯片的数据。基于 UltraScale 架构的设备通过行业领先的技术创新,满足广泛的高带宽、高利用率系统需求。这些设备共享许多构建块,以提供跨产品范围的优化可扩展性,以及众多新的功耗降低特性,以实现低总功耗。原创 2024-04-01 16:38:46 · 1083 阅读 · 6 评论 -
数字IC实现途径
数字集成电路有全定制、门阵列、标准单元、可编程器件、微处理器和SoC等多种实现方式,需根据性能要求、研发周期、经济性、灵活性等要求权衡选择原创 2024-01-11 15:42:26 · 1000 阅读 · 0 评论 -
FPGA原理与结构(0)——目录与传送门
FPGA的设计和软件设计不同,我们所设计的RTL代码最终还是要落实到硬件底层来进行实例化,因此理解硬件底层的内容是很有意义的。原创 2023-09-19 20:26:44 · 3940 阅读 · 54 评论 -
FPGA原理与结构(1)——可配置逻辑块CLB(Configurable Logic Block)
FPGA中的CLB,CLB简介,CLB组成,CLB在FPGA中的分布,LUT,MUX,CARRY,FF在FPGA中的介绍,FPGA原理与结构原创 2023-08-15 10:48:43 · 4528 阅读 · 7 评论 -
FPGA原理与结构(2)——查找表LUT(Look_Up_Table)
FPGA原理与结构,LUT的基本组成原理和应用,LUT的发展历史,为什么流行使用6-LUT原创 2023-08-05 20:00:51 · 9670 阅读 · 9 评论 -
FPGA原理与结构(3)——存储单元(Storage Elements)
触发器,锁存器,寄存器,为什么xilinx推荐高电平复位,为什么latch依然存在,FPGA中的触发器与锁存器原创 2023-08-11 15:09:16 · 1323 阅读 · 8 评论 -
FPGA原理与结构(4)——数据选择器MUX(Multiplexers)
MUX在FPGA中的应用,MUX的实现,MUX为什么还在FPGA中存在原创 2023-08-14 14:04:36 · 5295 阅读 · 0 评论 -
FPGA原理与结构(5)——移位寄存器(Shift Registers)
移位寄存器SRL,移位寄存器verilog实现,LUT实现移位寄存器原创 2023-08-13 16:02:08 · 8290 阅读 · 18 评论 -
FPGA原理与结构(6)——分布式RAM(Distributed RAM,DRAM)
FPGA中的DRAM,DRAM的配置方式,DRAM的原理与结构,DRAM的实现方式,vivado推断DRAM和BRAM,Distributed RAM原创 2023-08-12 21:19:51 · 5223 阅读 · 3 评论 -
FPGA原理与结构(7)——进位链CARRY
fpga中的进位链使用,加法器设计,行波进位加法器,超前进位加法器,CARRY4原创 2023-08-14 21:59:00 · 3142 阅读 · 3 评论 -
FPGA原理与结构(8)——块RAM(Block RAM,BRAM)
FPGA中的BRAM,BRAM实现RAM,ROM,FIFO.RAM工作模式,FIFO含义,BRAM的特性与分布原创 2023-08-16 09:00:00 · 9203 阅读 · 8 评论 -
BRAM底层原理详细解释(1)
本文介绍了FPGA中的BRAM结构,详细说明了RAMB18E1,RAMB36E1两个原语,解释了为什么在一些情况下,18KB的BRAM配置后总资源数少于18KB,36KB的BRAM配置后总资源数少于36KB原创 2024-03-23 22:06:36 · 1329 阅读 · 1 评论 -
FPGA原理与结构(9)——RAM IP核原理学习
xilinx BRAM IP核介绍,BRAM介绍,BRAM的工作模式原创 2023-08-17 15:20:45 · 2502 阅读 · 12 评论 -
FPGA原理与结构(10)——RAM IP核的使用与测试
RAM IP核的使用,FPGA RAM IP核例化,Block MemoryGenerator v8.4 IP核原创 2023-08-18 15:38:19 · 2436 阅读 · 20 评论 -
FPGA原理与结构(11)——ROM IP的使用与测试
ROM的使用,BRAM IP核,RAM IP核例化,ROM IP核例化原创 2023-08-19 13:07:01 · 1119 阅读 · 16 评论 -
FPGA原理与结构(12)——FIFO IP核原理学习
本文对于xilinx的FIFOGenerator IP核进行了一个简单的介绍,解释了IP核中各个类型信号的具体功能。介绍了FIFO的读写操作,其中读操作又可以分成2种模式,推荐使用标准模式,最后介绍了FIFO的非对称读写位宽原创 2023-08-24 09:00:00 · 10864 阅读 · 91 评论 -
FPGA原理与结构(13)——FIFO IP核的使用与测试
本文介绍FIFO Generator v13.2 IP核的具体使用与例化。总结了FIFO IP核的使用方法,给出了各个配置参数的具体含义及配置方式,并对相关的设计进行了测试。原创 2023-09-03 00:01:59 · 2052 阅读 · 4 评论 -
FPGA原理与结构(14)——时钟资源
FPGA时钟资源,全局时钟,区域时钟,I/O时钟,CMT简介原创 2023-08-16 15:40:24 · 4217 阅读 · 23 评论 -
FPGA时钟资源详解(1)——时钟Buffer的选择
FPGA时钟资源介绍,时钟Buffer的简单介绍和使用场景介绍。原创 2024-03-24 20:07:42 · 2339 阅读 · 0 评论 -
FPGA时钟资源详解(2)——Clock-Capable Inputs
Clock-Capable(CC) input在现代 FPGA 设计中扮演着至关重要的角色。这些专用输入引脚允许高性能的时钟信号直接进入 FPGA,确保了时钟网络的精确性和稳定性。通过利用 CC 输入,设计师可以有效地管理 FPGA 内部的时钟分配,优化整个系统的性能。原创 2024-03-24 21:32:00 · 1460 阅读 · 0 评论 -
FPGA时钟资源详解(3)——全局时钟资源
本文介绍了FPGA中的全局时钟概念,说明了时钟区域和全局时钟域的相关概念。主要介绍了FPGA中的全局时钟缓冲器BUFG和相关的原语原创 2024-03-25 15:53:28 · 2500 阅读 · 0 评论 -
FPGA时钟资源详解(4)——区域时钟资源
本文介绍了FPGA中的区域时钟,内容包含了I/O 时钟缓冲器,区域时钟缓冲器,多区域时钟缓冲器和水平时钟缓冲器原创 2024-03-25 20:57:50 · 1781 阅读 · 4 评论 -
FPGA原理与结构(15)——时钟IP核原理学习
在本文中我们对于xilinx系列的FPGA所提供的时钟IP核:Clocking Wizard v6.0 IP核进行了简单的介绍,然后对于FPGA中时钟的CMT结构进行了解读,介绍了MMCM和PLL的作用与区别,最后介绍了一些MMCM和PLL的使用示例原创 2023-08-30 21:42:23 · 3548 阅读 · 32 评论 -
FPGA原理与结构(16)——时钟IP核的使用与测试
本文介绍xilinx的时钟IP核 Clocking Wizard v6.0的具体使用与测试过程,主要介绍各个界面参数的不同含义和配置方法原创 2023-09-12 08:40:02 · 5941 阅读 · 84 评论