SystemVerilog
文章平均质量分 88
SystemVerilog
apple_ttt
这个作者很懒,什么都没留下…
展开
-
SystemVerilog学习(0)——目录与传送门
SystemVerilog原创 2023-12-09 17:26:56 · 2293 阅读 · 32 评论 -
SystemVerilog学习 (11)——覆盖率
“验证如果没有量化,那么就意味着没有尽头。” ,伴随着复杂SoC系统的验证难度系数成倍增加,无论是定向测试还是随机测试,我们在验证的过程中终究需要回答两个问题:是否所有设计的功能在验证计划中都已经验证?代码中的某些部分是否从未执行过。覆盖率就是用来帮助我们在仿真中回答以上问题的指标。如今,覆盖率已经被广泛采用,作为衡量验证过程中的重要数据。原创 2023-11-17 16:26:50 · 1471 阅读 · 33 评论 -
SystemVerilog学习 (10)——线程控制
在实际硬件中,时序逻辑通过时钟沿来激活,组合逻辑的输出则随着输人的变化而变化。所有这些并发的活动在Verilog 的寄存器传输级上是通过initial和 always块语句、实例化和连续赋值语句来模拟的。为了模拟和检验这些语句块,测试平台使用许多并发执行的线程。在测试平台的环境里,大多数语句块被模拟成事务处理器,并运行在各自的线程里。SystemVerilog 的调度器就像一个交通警察,总是不停地选择下一个要运行的线程原创 2023-11-17 14:07:40 · 455 阅读 · 0 评论 -
SystemVerilog学习 (9)——随机化
随着设计变得越来越大,要产生一个完整的激励集来测试设计的功能也变得越来越困难了。 定向激励的测试方法早已经无法满足检查功能完整性的要求。解决的办法是采用受约束的随机测试法(CRT)自动产生测试集。随机约束测试(CRT,Constrained-Random Test)即能够产生你感兴趣的、你想不到的的测试向量,通过回归测试、替换随机种子的方式来提高单位测试用例的覆盖率收集效率。原创 2023-11-16 20:01:20 · 1188 阅读 · 3 评论 -
SystemVerilog学习(8)——包的使用
在实际的使用过程中,经常会把一个大的验证平台的创建和设计部分封装成一个包的形式,然后我们再通过另一个tb文件导出包的形式来完成我们的验证目标。这样做的好处一方面是增加我们验证流程的层次性和条理性,同时增加了代码的复用率。包中可以使用class,module,interface等一系列的内容。在认知上,我们就可以把包认知为我们C语言中的函数库,我们verilog中的IP核。原创 2023-11-16 15:50:17 · 315 阅读 · 0 评论 -
SystemVerilog学习 (7)——面向对象编程
面向对象编程(OOP)使用户能够创建复杂的数据类型,并且将它们跟使用这些数据类型的程序紧密地结合在一起。用户可以在更加抽象的层次建立测试平台和系统级模型,通过调用函数来执行一个动作而不是改变信号的电平。当使用事务来代替信号翻转的时候,你就会变得更加高效。这样做的附加好处是,测试平台跟设计细节分开了,它们变得更加可靠,更加易于维护,在将来的项日中可以重复使用。原创 2023-11-16 14:30:53 · 282 阅读 · 1 评论 -
SystemVerilog学习 (6)——验证平台
测试平台(Testbench)是整个验证系统的总称。它包含了验证系统的各个组件、组件之间的互联关系,测试平台的配置与控制等,从更系统的意义来讲,它还包括编译仿真的流程、结果分析报告和覆盖率检查等。从狭义上讲,我们主要关注验证平台的结构和组件部分,他们可以产生设计所需要的各种输入,也会在此基础上进行设计功能的检查。原创 2023-11-16 00:37:05 · 538 阅读 · 6 评论 -
SystemVerilog学习 (5)——接口
在进行验证的时候,我们尽量希望能够把设计部分和验证的部分分成,这里就会涉及到两个部分的连接问题,使用verilog的大家应该都知道,在verilog中对于端口的连接来说是一件非常枯燥和繁琐的事情,对于一个大的设计来说,端口的连接是非常耗时和易错的。SV在这方面引入了接口来简化这一步骤。原创 2023-11-16 00:36:57 · 656 阅读 · 2 评论 -
SystemVerilog学习(4)——自定义结构
SV自定义类型原创 2023-10-22 09:00:00 · 589 阅读 · 2 评论 -
SystemVerilog学习(3)——数组
SV数组类型和队列原创 2023-10-21 13:24:43 · 2066 阅读 · 2 评论 -
SystemVerilog学习(2)——数据类型
SystemVerilog数据类型说明原创 2023-10-21 00:01:05 · 795 阅读 · 0 评论 -
SystemVerilog学习(1)——验证导论
SystemVerilog自学,验证系统概述,什么是SV原创 2023-10-20 21:30:12 · 846 阅读 · 0 评论